用于形成堆叠式FET器件的方法与流程

本公开涉及用于形成堆叠式场效应晶体管(fet)器件(例如互补场效应晶体管cfet器件)的方法。

背景技术：

1、互补场效应晶体管(cfet)器件是具有互补的一对fet的晶体管器件，该互补的一对fet堆叠在彼此的顶部(例如，堆叠在pfet底部器件的顶部上的nfet器件，或反之)。与pfet和nfet的传统并排布置相比，cfet允许减小的占地面积。由cfet提供的两个器件级(例如“2级中间工序/mol”)进一步允许(例如在后道工序/beol中)减少的布线层的使用。因此，cfet有助于实现面积高效的电路系统。

2、可以使用单片办法和顺序办法来形成cfet器件。“单片”cfet可包括与顶部器件和底部器件在物理上和电气上共用的栅极电极(即单片栅极电极)。同时,“顺序cfet”允许顶部器件和底部器件使用分开的栅极电极。

3、在某些类型的电路单元中，具有电连接的栅极是合乎需要的。在顺序cfet的情况下，这可以通过连接顶部fet和底部fet的栅极的短垂直顶部-到-底部-栅极-通孔来实现。然而，形成此类连接可能会带来复杂性。因此，需要改进形成具有电连接的顶部栅极电极和底部栅极电极的顺序cfet的方式。

技术实现思路

1、本发明构思的目的是解决这一需要，并提供一种用于形成具有共用栅极的堆叠式场效应晶体管器件(例如顺序cfet)的经改进方法。

2、根据本发明构思的一方面，提供了一种用于形成堆叠式场效应晶体管(fet)器件的方法。该方法包括：

3、形成底部fet器件，该底部fet器件包括源极、漏极、源极和漏极之间的至少一个沟道层以及沿该至少一个沟道层布置的底部栅极电极；

4、在底部fet器件上方形成接合层；以及

5、在接合层上形成顶部fet器件，其中形成顶部fet器件包括：

6、形成器件层结构，该器件层结构包括沟道半导体材料的至少一个沟道层以及在该至少一个沟道层上方的牺牲半导体材料的顶部牺牲层；

7、将顶部牺牲层替换成介电虚设材料的虚设层；

8、在替换顶部牺牲层之后，在器件层结构旁边形成栅极-到-栅极触点沟槽，该栅极-到-栅极触点沟槽暴露底部栅极电极的顶表面，其中形成栅极-到-栅极触点沟槽包括蚀刻接合层；

9、沉积栅极电极材料以沿至少一个沟道层形成顶部栅极电极以及在栅极-到-栅极触点沟槽中形成栅极-到-栅极触点；以及

10、形成顶部fet器件的源极和漏极；

11、其中形成顶部fet器件还包括：

12、在替换顶部牺牲层之后并且在蚀刻接合层之前，共形地沉积栅极电介质，其中形成顶部fet器件还包括在自顶向下的方向上回蚀栅极电介质并随后蚀刻接合层；或者

13、在替换顶部牺牲层并蚀刻接合层之后，共形地沉积栅极电介质，其中形成顶部fet器件还包括在沉积栅极电极材料之前在自顶向下的方向上回蚀栅极电介质。

14、本发明的用于形成堆叠式fet器件的方法实现了形成栅极-到-栅极触点的经改进方式。具体而言，它可以降低损坏顶部fet器件的最顶部沟道层的风险。这是因为虚设层可以例如在接合层的蚀刻和栅极电介质的蚀刻期间充当蚀刻掩模，从而抵消对布置在虚设层下方的顶部fet器件的一个或多个沟道层的蚀刻虚设层尤其可以抵消对一个或多个沟道层中的最顶部沟道层以及其上的栅极电介质部分的蚀刻。

15、栅极电介质的共形沉积便于高质量膜的沉积，具有均匀厚度和在任何方向上的表面(例如包括物理上暴露但沿自顶向下方向看起来被隐藏的、器件层结构的垂直取向的侧表面以及器件层结构的任何水平取向的表面)的可靠覆盖。因此，由于共形沉积的这一特性，该方法包括在自顶向下方向(例如，在自顶向下方向上各向异性地)回蚀栅极电介质以促进顶部栅极电极和底部栅极电极之间的电接触的步骤。换言之：通过在自顶向下方向上回蚀栅极电介质，可以去除沉积在器件层结构的顶部上和旁边的水平取向的表面上的栅极电介质部分。栅极电介质的这些部分在下文中可被表示为“栅极电介质的水平取向层部分”。栅极电介质(其被理解为与介电虚设材料不同的材料)尤其可以相对于虚设层的虚设材料被选择性地蚀刻，即以比虚设材料更大的速率蚀刻。

16、根据该方法，可以在蚀刻接合层之前沉积栅极电介质。在这一情形中，可以在器件层结构和接合层上方沉积栅极电介质，其中形成栅极-到-栅极触点沟槽可包括(在自顶向下的方向上)回蚀栅极电介质并随后蚀刻接合层。因此，可以去除器件层结构旁边的接合层上的栅极电介质部分，以暴露接合层的上表面，其随后可被蚀刻。栅极电介质的蚀刻还可导致虚设层上的栅极电介质部分的蚀刻。由于虚设层不会形成顶部fet器件的电活性部分，因此虚设层上的栅极电介质的存在不是正确器件操作所必需的。此外，在栅极电介质的(自顶向下)蚀刻和接合层的蚀刻期间，虚设层以及其上的栅极电介质部分可以掩蔽至少一个沟道层及其上的栅极电介质部分。

17、另选地，根据该方法，可以在蚀刻接合层之后沉积栅极电介质。在这一情形中，栅极电介质可被沉积在器件层结构上方并且被沉积在接合层中蚀刻的沟槽中，其中该方法可包括(在自顶向下的方向上)回蚀栅极电介质，以从接合层中被蚀刻的沟槽的底表面去除栅极电介质部分，并且随后沉积栅极电极材料。在接合层中蚀刻的沟槽可以是(最终)栅极-到-栅极触点沟槽，其中可以从底部栅极电极的上表面去除栅极电介质部分。沟槽可另选地(如下文实施例中所述)是在接合层中蚀刻以暴露封盖层的上表面的初步沟槽，其中可以从封盖层的下表面去除栅极电介质部分。

18、在形成栅极-到-栅极触点沟槽的掩模方法期间，即当使用蚀刻掩模来限定栅极-到-栅极触点沟槽的位置时，该方法可能是有利的，其中掩模的未对准否则可能导致器件层结构暴露于蚀刻。然而，它在非掩模方法中也是有利的，其中虚设层可以用作蚀刻掩模，使得栅极-到-栅极触点沟槽可以被蚀刻成与顶部fet器件的器件层结构自对准。换言之，在这两种办法中，可以实现形成栅极-到-栅极触点沟槽的更好精度。

19、由于虚设层由介电虚设材料形成，所以虚设层对顶部fet器件的电性能的影响可以最小化。

20、首先将牺牲半导体材料的牺牲层形成为至少一个沟道层顶部的层，然后在稍后的步骤中将牺牲层替换成具有与牺牲半导体材料不同属性的介电虚设材料的虚设层的工艺可以是有利的，这在于该方法可以与通常形成常规顺序cfet制造的工艺步骤相组合，而没有引入相关于这些工艺步骤的进一步复杂性，例如鳍图案化、替换金属栅极工艺的栅极间隔物蚀刻，并且鳍开槽可以按常规方式进行。

21、措辞“堆叠式场效应晶体管器件”由此是指包括底部fet器件和堆叠在底部fet器件顶部的顶部fet器件的器件。更具体而言，顶部fet器件可以被布置在底部fet器件的正上方。“正上方”在此被理解为底部fet器件和顶部fet器件的相对布置，使得底部fet器件和顶部fet器件的相应源极和漏极以及底部和顶部栅极电极与共同的几何垂直平面相交。堆叠式fet器件可以是所谓的互补fet器件。换言之，底部fet器件可以是第一导电类型(例如n型)，而顶部fet器件可以是堆叠在底部fet器件的顶部的第二相反导电类型(例如p型)。

22、措辞“接合层”在此是指布置在顶部fet器件和底部fet器件之间的层或复合层结构，用于将顶部fet器件和底部fet器件接合在一起。接合层可包括一层或多层绝缘材料，例如不同的绝缘材料。.栅极-到-栅极触点因此可以形成桥接(绝缘)接合层的栅极-到-栅极连接。

23、措辞在源极和漏极“之间”的至少一个沟道层是指该至少一个沟道层在源极和源极之间延伸并连接源极和漏极。更具体而言，该至少一个沟道层可以是水平取向的沟道层，例如在水平方向上在源极和漏极之间延伸。

24、诸如“顶部”、“底部”、“下部”、“垂直”、“堆叠在顶部”、“旁边”、“上方”、“横向”和“水平”之类的相对空间术语被用于指示在堆叠式fet器件的参照系内的位置或方向。具体而言，“顶部”、“底部”、“下部”、“垂直”和“堆叠在顶部”可以相关于堆叠式fet器件的自底向上方向(即，从底部fet器件朝向顶部fet器件的方向)来理解，或者等同地相关于在其上形成堆叠式fet器件的基板(具体而言是基板的主延伸平面)的法线方向来理解。相应地，术语“水平”和“横向”可以理解为横向于自底向上方向(即相关于/沿基板(的主延伸平面))的位置或取向。

25、“在至少一个沟道层上方，顶部牺牲层”中的措辞“上方”因此是指顶部牺牲层覆盖或交叠至少一个沟道层，如沿自顶向下方向观察的。更具体而言，顶部牺牲层可以与至少一个沟道层的整个顶表面交叠。

26、措辞“共形沉积”在此是指导致共形地生长的层或膜的沉积工艺。共形沉积可以使用原子层沉积(ald)加工工艺实现。

27、将顶部牺牲层替换成虚设层可包括：

28、相对于该至少一个沟道层选择性地去除顶部牺牲层，以及

29、在通过去除顶部牺牲层而形成的空间中沉积介电虚设材料。

30、如本文所使用的，与层或材料的“去除”或“蚀刻”相结合的术语“选择性”要被理解为通过选择性蚀刻工艺来去除该层或该材料，其中待选择性地去除/蚀刻的层或材料的去除速率/蚀刻速率超过暴露于该蚀刻工艺的至少一个其他层或材料的去除速率/蚀刻速率。相应地，可以通过选择性地蚀刻牺牲半导体材料来去除顶部牺牲层。

31、可以共形地沉积介电虚设材料以填充通过去除顶部牺牲层而形成的空间。该方法还可以包括通过各向同性蚀刻介电虚设材料来去除沉积在所述空间外部的介电虚设材料。

32、通过共形地沉积介电虚设材料，介电虚设材料可以可靠地填充通过去除顶部牺牲层而形成的空间，即使该空间可以从上方被覆盖。可以继续沉积介电虚设材料，直到该空间被介电虚设材料夹断/封闭。随后的各向同性蚀刻允许去除沉积在空间外部的介电虚设材料部分，使得离散虚设层保留在器件层结构的该至少一个沟道层上方。

33、其中形成顶部fet器件还可包括：

34、在替换顶部牺牲层之后，通过去除跨器件层结构延伸的虚设栅极，在栅极沟槽中暴露所述器件层结构；

35、其中栅极电介质随后被共形地沉积在栅极沟槽中，以及

36、其中可以在栅极沟槽中进行接合层和栅极电介质的上述蚀刻。

37、该方法可以例如包括在蚀刻接合层之前，在栅极沟槽中共形地沉积栅极电介质，其中形成栅极-到-栅极触点沟槽可包括回蚀(即，自顶向下)沉积在器件层结构旁边的栅极沟槽的底表面上的栅极电介质。

38、因此，可以在栅极沟槽内(例如在替换金属栅极工艺期间)执行虚设层对顶部牺牲层的替换。

39、该方法可以包括在替换顶部牺牲层之前跨器件层结构形成虚设栅极。虚设栅极可以被绝缘层包围，其中栅极沟槽可以延伸穿过绝缘层。

40、形成栅极-到-栅极触点沟槽可包括蚀刻栅极沟槽中的栅极电介质，并随后蚀刻器件层结构的每一侧上的接合层。

41、形成器件层结构可包括：

42、通过图案化包括该至少一个沟道层和顶部牺牲层的初始器件层结构，在接合层上形成鳍结构，

43、形成跨鳍结构延伸的虚设栅极；以及

44、在虚设栅极的两侧处将鳍结构开槽以形成器件层结构；

45、并且其中替换顶部牺牲层可包括通过从器件层堆叠的相对端表面蚀刻顶部牺牲层来相对于该至少一个沟道层选择性地去除所述顶部牺牲层(134)，端表面由鳍结构的开槽来限定。

46、因此，可以在该至少一个沟道层(中的最顶部的一个沟道层)和虚设栅极之间限定空间，随后可以(例如通过共形沉积)用介电虚设材料填充该空间。

47、虚设材料可以由与接合层的材料不同的介电材料形成。

48、这允许虚设材料在形成栅极-到-栅极触点沟槽期间充当蚀刻掩模。换言之，可以相对于虚设材料的介电材料选择性地蚀刻接合层。

49、虚设材料还可以由与栅极电介质的材料不同的介电材料形成。

50、底部fet器件可包括位于底部栅极电极的顶部的封盖层，其中封盖层可以由不同于虚设材料的介电材料形成，并且其中形成栅极-到-栅极触点沟槽还可包括蚀刻封盖层。

51、相应地，形成栅极-到-栅极触点沟槽可以包括通过蚀刻接合层来在接合层中形成初步(栅极-到-栅极触点)沟槽，并且随后通过经由接合层中的初步沟槽进一步蚀刻封盖层来形成(最终)栅极-到-栅极触点沟槽。具有与底部fet器件的封盖层不同的虚设材料可以允许虚设层也在封盖层的蚀刻期间掩蔽顶部fet器件中的至少一个下方沟道层。

52、形成顶部fet器件还可包括在沉积栅极电介质之后，在栅极电介质上共形地沉积功函数金属，其中形成顶部fet器件还可包括在自顶向下的方向上蚀刻功函数金属并随后蚀刻栅极电介质。因此可以避免在底部栅极电极和栅极-到-栅极触点之间存在功函数金属，这本来可往往导致增加栅极-到-栅极触点电阻。从以上讨论中可以理解，功函数金属可以像栅极介电层一样在蚀刻接合层之前或之后被沉积。相应地，关于栅极介电层的自顶向下蚀刻的上述详细讨论可以相应地应用于功函数金属的自顶向下蚀刻。

53、器件层结构可包括布置在该至少一个沟道层上的下部牺牲层，其中顶部牺牲层可以布置在该下部牺牲层上，其中顶部牺牲层可以由第一牺牲半导体材料形成而下部牺牲层可以由与第一牺牲半导体材料和沟道半导体材料不同的第二牺牲半导体材料形成，并且其中形成顶部fet器件还可包括：

54、在替换顶部牺牲层之后并且在沉积栅极电介质之前，相对于该至少一个沟道层选择性地去除下部牺牲层。

55、在沉积栅极电介质之前去除沟道层(即，在多于一个沟道层的情况下是最顶部沟道层)与顶部牺牲层之间的下部牺牲层允许将栅极电介质沉积在沟道层(中的最顶部一个层)的顶表面上。这相应地适用于栅极电极材料，以及可以如上所述沉积在栅极电介质上的栅极功函数金属。由此，顶部栅极电极可以沿(最顶部)沟道层的顶表面被形成。在任一情形中下，在栅极-到-栅极触点沟槽的形成和栅极介电层的自顶向下蚀刻期间，虚设层可以相应地掩蔽沿最顶部沟道层的顶表面的栅极电介质极功函数金属)。器件层结构可以包括第二牺牲半导体材料的又一下部牺牲层，其中沟道层可以布置在该又一下部牺牲层上。该方法可相应地包括在替换顶部牺牲层之后并且在沉积栅极电介质之前，相对于沟道层选择性地去除下部牺牲层和又一下部牺牲层中的每一者。

56、因此，沟道层可以在沉积栅极电介质之前暴露出顶侧和底侧的意义上被“释放”。由此，可以形成全环绕栅极。

57、可以在形成栅极-到-栅极触点沟槽之前或在形成栅极-到-栅极触点沟槽之后去除下部牺牲层和又一下部牺牲层(如果存在)。该方法还可包括在源极/漏极上方沉积介电层，以及在介电层上方沉积掩模层，其中掩模层可以在蚀刻接合层时充当蚀刻掩模。

58、源极/漏极和介电层因此可以被掩模层从上方掩蔽。

59、在包括去除虚设栅极的实施例中，掩模层还可在去除虚设栅极时充当蚀刻掩模。