SOI晶圆的制备方法及SOI晶圆与流程

soi晶圆的制备方法及soi晶圆
技术领域
1.本发明属于soi晶圆制备技术领域，具体地说，尤其涉及一种通过化学机械研磨抛光及刻蚀研磨停止层制备soi晶圆的方法及soi晶圆。


背景技术：

2.soi全称为silicon-on-insulator，即绝缘衬底上的硅，该技术是在顶层硅和背衬底之间引入了一层埋氧化层，其原理就是在硅晶体管之间，加入绝缘体物质，可使两者之间的寄生电容比原来的少上一倍。优点是可以较易提升时脉，并减少电流漏电成为省电的ic，在工艺上还可以省略部分光掩模以节省成本，因此不论在工艺上或是电路上都有其优势。此外，在soi晶圆(soi wafer)本身衬底的阻抗值的部分也会影响到元件的表现，通过在衬底上进行阻抗值的调整，达到射频元件(radio frequency component、rf component)特性的提升。
3.在现有的soi晶圆制备中，大都采用化学机械研磨抛光(cmp)的方式进行减薄，但是在实际使用中发现，通过化学机械研磨抛光(cmp)的方式研磨停止在硅上时无法精准控制硅厚度与均匀度，容易形成硅表面粗糙度与缺陷，进而影响后续工艺中的晶体管电性。
4.因此，亟需开发一种克服上述缺陷的soi晶圆的制备方法及soi晶圆。


技术实现要素：

5.针对上述问题，本发明针对目前化学机械研磨抛光工艺无法精准控制硅厚度与均匀度,容易形成硅表面粗糙度与缺陷的技术问题，提供一种soi晶圆的制备方法，其中，包括：
6.步骤s1：提供一第一晶圆及一第二晶圆；
7.步骤s2：通过向所述第二晶圆植入一介质后在所述第二晶圆中成型一具有所述介质的研磨停止层；
8.步骤s3：将所述第二晶圆与所述第一晶圆粘结后通过退火炼结形成半5成品晶圆；
9.步骤s4：对所述半成品晶圆进行研磨至所述研磨停止层后，通过刻蚀去除所述研磨停止层。
10.上述的制备方法，其中，所述步骤s1包括：
11.在所述第一晶圆上生长一层氧化硅薄膜。
12.0上述的制备方法，其中，所述步骤s2包括：
13.通过离子植入技术根据设计深度需求将所述介质植入所述第二晶圆中成型所述研磨停止层，通过所述研磨停止层将所述第二晶圆分隔为第一硅层和第二硅层。
14.上述的制备方法，其中，所述步骤s3包括：5将具有所述氧化硅薄膜的所述第一晶圆与具有所述研磨停止层的所述
15.第二晶圆通过晶圆键合技术进行粘接。
16.上述的制备方法，其中，所述步骤s4包括：
17.研磨步骤：通过化学机械研磨抛光的方式对所述第一硅层进行研磨后暴露出所述研磨停止层；
18.0刻蚀步骤：通过刻蚀去除所述研磨停止层。
19.上述的制备方法，其中，所述介质为氮离子，所述研磨停止层的材质为sin。
20.上述的制备方法，其中，所述介质为氧离子，所述研磨停止层的材质为sio。
21.5上述的制备方法，其中，所述介质为碳离子，所述研磨停止层的材质
22.为sic。
23.上述的制备方法，其中，所述步骤s4还包括：
24.步骤s43：对去除了所述研磨停止层的所述半成品晶圆进行硅薄膜沉积，再植入氢离子后，进行退火获得soi晶圆。
25.本发明还提供一种soi晶圆，其中，通过上述中任一项所述的制备方法所制成，所述soi晶圆包括：
26.具有氧化硅薄膜的第一晶圆；及
27.经化学机械研磨抛光及刻蚀研磨停止层处理后的第二晶圆。
28.本发明相对于现有技术其功效在于：通过本发明在soi晶圆制备时能够对硅厚度及均匀度进行精准控制，从而改善硅表面的粗糙度与缺陷。
29.本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所指出的结构来实现和获得。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1为本发明制备方法的流程图；
32.图2为图1中步骤s3的分步骤流程图；
33.图3为本发明一实施例的制备流程图；
34.图4为晶圆制备流程图；
35.图5为soi晶圆的结构示意图。
具体实施方式
36.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
37.本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。另外，在附图及实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。
38.关于本文中所使用的“第一”、“第二”、“s1”、“s2”、
…
等，5并非特别指称次序或顺位的意思，也非用以限定本发明，其仅为了区别以
39.相同技术用语描述的元件或操作。
40.关于本文中所使用的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本创作。
41.0关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，
42.均为开放性的用语，即意指包含但不限于。
43.关于本文中所使用的“及/或”，包括所述事物的任一或全部组合。
44.关于本文中的“多个”包括“两个”及“两个以上”；关于本文中的
[0045]“多组”包括“两组”及“两组以上”。
[0046]
5某些用以描述本技术的用词将于下或在此说明书的别处讨论，以提供
[0047]
本领域技术人员在有关本技术的描述上额外的引导。
[0048]
请参阅图1-图3，图1为本发明制备方法的流程图；图2为图1中步骤s3的分步骤流程图；图3为本发明一实施例的制备流程图。如图1-图3所
[0049]
示，本发明的一种soi晶圆的制备方法包括：
[0050]
0步骤s1：提供一第一晶圆1及一第二晶圆2；
[0051]
步骤s2：通过向所述第二晶圆2植入一介质后在所述第二晶圆2中成型一具有所述介质的研磨停止层21；
[0052]
作步骤s3：将所述第二晶圆2与所述第一晶圆1粘结后通过退火炼结
[0053]
形成半成品晶圆3；
[0054]
5步骤s4：对所述半成品晶圆3进行研磨至所述研磨停止层21后，通过
[0055]
刻蚀去除所述研磨停止层21。
[0056]
需要说明的，在本实施例中，以第一晶圆1及一第二晶圆2均为硅晶圆为较佳的实施方式。
[0057]
请参照图4，图4为晶圆制备流程图。如图4所示，所述步骤s1包括：在所述第一晶圆1上生长一层氧化硅薄膜11。其中，可以通过化学气相沉积(cvd)方式、原子层沉积(ald)方式和物理气相沉积(pvd)方式中的一者在所述第一晶圆1上沉积形成所述氧化硅薄膜11；具体地说，在化学气相沉积(cvd)中，通过前驱气体在反应腔发生化学反应并生成附着在晶圆表面的薄膜以及被抽出腔室的副产物；或；在原子层沉积(ald)中通过每次只沉积几个原子层从而形成薄膜；或；在物理气相沉积(pvd)中通过氩等离子体的轰击让靶材的原子溅射出来并沉积在晶圆表面形成薄膜。需要说明的，本发明并不对氧化硅薄膜11形成方式进行限定。
[0058]
进一步地，请结合图4，所述步骤s2包括：
[0059]
通过离子植入技术根据设计深度需求将所述介质植入所述第二晶圆2中成型所述研磨停止层21，通过所述研磨停止层21将所述第二晶圆2分隔为第一硅层22和第二硅层23。
[0060]
其中，离子植入技术是可将掺质以离子型态植入半导体元件的特定区域上，以获得精确的电子特性。具体地说，该些离子必须先被加速至具有足够能量与速度，以穿透(植入)薄膜，到达预定的植入深度，即设计深度需求，离子植入工艺可对植入区内的掺质浓度加以精密控制。基本上，此掺质浓度(剂量)由离子束电流(离子束内之总离子数)与扫瞄率
(晶圆通过离子束之次数)来控制，而离子植入的深度则由离子束能量之大小来决定。在本实施例中，以所述介质为氮离子为例，其植入能量的范围为能量5k-200k(ev)，其浓度为1e14-1e15(ions/cm2)，由此获得的所述研磨停止层21的材质为sin。
[0061]
需要说明该的是，在本发明的另一实施例中，也可向第二晶圆2中植入氧离子形成研磨停止层21，由此获得的所述研磨停止层21的材质为sio；在本发明的再一实施例中，也可向第二晶圆2中植入碳离子形成研磨停止层21，由此获得的所述研磨停止层21的材质为sic。
[0062]
再进一步地，所述步骤s3包括：
[0063]
将具有所述氧化硅薄膜11的所述第一晶圆1与具有所述研磨停止层21的所述第二晶圆2通过晶圆键合技术进行粘接。
[0064]
其中，在本发明中晶圆键合技术(wafer bonding technology)是指通过化学和物理作用将两块已镜面抛光的同质或异质的晶圆紧密地结合起来，
[0065]
晶圆接合后，界面的原子受到外力的作用而产生反应形成共价键结合成一5体，并使接合界面达到特定的键合强度。具体的晶圆键合技术(wafer bonding technology)方式包括：直接粘接、表面活化粘接、等离子激活键、阳极键合、共晶键合、玻璃粉粘结、胶粘、热压粘合、反应性粘接及瞬态液相扩散键合，需要说明的是，本发明并不对具体的晶圆键合方式进行限定，设计者可根据实际需求进行选择。
[0066]
0键合后的第一晶圆1和第二晶圆2通过退火炼结形成半成品晶圆3，在
[0067]
本实施例中，退火是指加热离子注入后的硅片，修复离子注入带来的晶格缺陷的过程，即在高温下，消除由注入所产生的晶格损伤，恢复材料少子寿命和载流子迁移率，并使入射离子位于正常的格点位置上，起施主或受
[0068]
主作用；其中，在本实施例中，具体的退火方式包括：普通热退火、激光5退火、离子束退火及非相干光退火，需要说明的是，本发明并不对具体的退火方式进行限定，设计者可根据实际需求进行选择。
[0069]
更进一步地，所述步骤s4包括：
[0070]
步骤s41：通过化学机械研磨抛光的方式对所述第一硅层22进行研磨后暴露出所述研磨停止层21；
[0071]
0步骤s42：通过刻蚀去除所述研磨停止层21。
[0072]
步骤s43：对去除了所述研磨停止层21的所述半成品晶圆3进行硅薄膜沉积，再植入氢离子后，进行退火获得soi晶圆。
[0073]
其中，在所述步骤s41中，化学机械研磨抛光(chemical mechanical polishing，简称cmp)是指化学腐蚀作用和机械去除作用相结合的加工技5术实现晶圆全局均匀平坦化的关键工艺。具体地说，cmp利用晶圆和抛光
[0074]
头之间的相对运动来实现平坦化，抛光头以一定压力压在旋转的抛光垫上，研磨液在硅片表面和抛光垫之间流动，在抛光垫的传输和离心力的作用下，均匀分布在硅片和抛光垫之间，形成一层研磨液液体薄膜，主要包含以下2个过程：1.化学过程：研磨液中的化学品和硅片表面发生化学反应，生成比较容易去除的物质；2.物理过程：研磨液中的磨粒和硅片表面材料发生机械物理摩擦，去除化学反应生成的物质。在cmp工艺的研磨设备中，研磨头被用来将晶圆压在研磨垫上并带动晶圆旋转，至於研磨垫则以相反的方向旋转，在进
行研磨时，由研磨颗粒所构成的研浆会被置于晶圆与研磨垫间，研磨工艺根据研磨对象不同主要分为：硅研磨(poly cmp)、硅氧化物研磨(silicon oxide cmp)、碳化硅研磨(silicon carbide cmp)、钨研磨(w cmp)和铜研磨(cu cmp)。
[0075]
在本发明中主要进行硅研磨(poly cmp)，从第二晶圆2的背面开始，通过硅研磨(poly cmp)完全去除第一硅层22，进而完全暴露出研磨停止层21，即本发明的硅研磨(poly cmp)自第二晶圆2的背面开始，终止于研磨停止层21。
[0076]
其中，在所述步骤s42中，刻蚀(etch)是半导体制造工艺中相当重要的步骤，是与光刻相联系的图形化(pattern)处理的一种主要工艺。所谓刻蚀，实际上狭义理解就是光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式实现腐蚀处理掉所需除去的部分，刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，其基本目标是在涂胶的硅片上正确地复制掩模图形。随着微制造工艺的发展，广义上来讲，刻蚀成了通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称，成为微加工制造的一种普适叫法。
[0077]
刻蚀最简单最常用分类是：干法刻蚀和湿法刻蚀，其区别就在于湿法使用溶剂或溶液来进行刻蚀；湿法刻蚀是一个纯粹的化学反应过程，是指利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分而达到刻蚀目的；干法刻蚀是把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或这两种反应)，从而去掉曝露的表面材料。
[0078]
需要说明的是，本发明并不对具体的刻蚀方式进行限定，设计者可根据实际需求进行选择。
[0079]
值得注意的是，在本发明的另一实施例中，在对研磨停止层21进行刻蚀时，也可基于工艺需求通过调整温度进而调整刻蚀速率已完成对研磨停止层21的刻蚀。
[0080]
基于上述，本发明的制备方法首先通过植入介质形成研磨停止层，研磨停止层的材质可以为氮化物(sin)、氧化物(sio)或碳化物(sic)，再通过化学机械研磨抛光(cmp)与刻蚀研磨停止层的方式,从而更精准控制硅厚度及均匀度，同时能够改善硅表面粗糙度与缺陷。
[0081]
请参照图5，图5为soi晶圆的结构示意图。如图5所示，本发明还提供一种soi晶圆，通过上述中所述的制备方法所制成，所述soi晶圆包括：具有氧化硅薄膜11的第一晶圆1以及通过化学机械研磨抛光(cmp)与刻蚀研磨停止层21处理后的第二晶圆2，本发明的soi晶圆相对于现有技术中的soi晶圆，改善了硅表面的粗糙度与缺陷，更好的实现晶圆全局平坦化，进而提升产品良率。
[0082]
综上所述，通过本发明能够在soi晶圆制备是更好的改善硅表面的粗糙度与缺陷，实现晶圆全局平坦化以提升晶体管的电性能，进而提升产品良率。
[0083]
尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。