半导体器件及其制造方法、温度检测电路与流程

本发明涉及半导体，具体地涉及一种半导体器件及其制造方法、温度检测电路。

背景技术：

1、在一些包含功率金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor，简称mosfet)和控制电路的电源管理芯片中，由于功率mosfet发热较大，通常需要实时监测功率mosfet的温度。

2、目前，半导体芯片的温度检测通常利用pn结(pn junction)压降随温度变化的特性实现。该pn结可以是一个二极管，也可以是三极管的基极b(base)和发射极e(emitter)间的pn结，还可以是其他器件中的pn结结构，这里统称为二极管。具体而言，二极管的伏安特性对于温度比较敏感，因此可以利用二极管来做温度传感器。由二极管特性曲线可知，温度每上升1℃，二极管正向电压下降约2.2mv(毫伏)；而温度每下降1℃，其正向电压上升约2.2mv。因此，可以通过测量二极管正向电压的变化来计算其温度变化，从而可以很好的控制过热保护电路。

3、通常情况下，温度检测二极管距离热点的位置越近，其检测热点温度的精度越高、响应越快。以温度检测点的位置距离发热的功率mosfet约20um(微米)为例，在功率mosfet经历瞬时大功率时会产生30℃以上的温差。

4、随着电源管理芯片中功率mosfet的功率越来越大，功率mosfet的发热问题越来越严重，有必要将温度检测二极管布置在距离发热的功率mosfet距离最近的位置以及时、准确的检测到功率mosfet的发热现象。然而，受到结构等多方因素制约，现有电源管理芯片中功率mosfet和温度检测二极管之间的距离远远无法满足前述最近设置的需求，严重影响温度检测精度和响应速度。

技术实现思路

1、本发明解决的技术问题是如何实现温度检测二极管更靠近mos器件部署，以提高温度检测精度和响应速度。

2、为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底的正面具有相邻的第一区域和第二区域，围绕所述第一区域形成有第一隔离带，所述第一隔离带适于连接第一电压；mos器件，位于所述第一区域；温度检测二极管，位于所述第二区域，所述温度检测二极管的阴极区和阳极区中之一适于连接第二电压，其中之另一适于连接电流源，所述第二电压和所述第一电压之间的差值小于预设容忍范围。

3、可选的，所述预设容忍范围根据所述温度检测二极管和所述第一隔离带之间的击穿电压确定。

4、可选的，所述温度检测二极管的阴极区和阳极区中与所述第一隔离带的掺杂类型相反的区域适于连接所述第二电压。

5、可选的，所述第二区域形成有第一阱区，所述温度检测二极管位于所述第一阱区，所述第一阱区和所述第一隔离带具有不为零的间隙。

6、可选的，所述第一隔离带包括：第一型阱，围绕所述第一区域设置并至少位于所述第一区域和第二区域之间；第一埋层，位于所述第一区域下方并和所述第一型阱相连。

7、可选的，所述mos器件包括漏区和源区，所述漏区相较于所述源区更靠近所述第一型阱，所述第一型阱和所述漏区相连或具有不为零的间隙。

8、可选的，所述半导体器件还包括：第二埋层，位于所述第二区域下方，所述第二埋层和所述第一埋层相连。

9、可选的，所述第一埋层和所述第二埋层位于同一层。

10、可选的，围绕所述第二区域形成有第二隔离带，所述第二隔离带由位于所述第一区域和第二区域之间的第一型阱和所述第二埋层共同围成。

11、可选的，位于所述温度检测二极管和所述第一型阱之间的半导体衬底适于连接第四电压，所述第四电压小于等于所述第二电压。

12、可选的，所述半导体器件还包括：隔离沟槽，围绕所述第一区域设置并位于所述第一区域远离所述第二区域的一侧。

13、可选的，所述温度检测二极管的数量为多个，多个所述温度检测二极管串联连接并分散设置于所述第二区域。

14、为解决上述技术问题，本发明实施例还提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底的正面具有相邻的第一区域和第二区域；围绕所述第一区域形成第一隔离带，所述第一隔离带适于连接第一电压；在所述第一区域形成mos器件；在所述第二区域形成温度检测二极管，所述温度检测二极管的阴极区和阳极区中之一适于连接第二电压，其中之另一适于连接电流源，所述第二电压和所述第一电压之间的差值小于预设容忍范围。

15、可选的，所述预设容忍范围根据所述温度检测二极管和所述第一隔离带之间的击穿电压确定。

16、可选的，所述温度检测二极管的阴极区和阳极区中与所述第一隔离带的掺杂类型相反的区域适于连接所述第二电压。

17、可选的，所述在所述第二区域形成温度检测二极管包括：在所述第二区域内掺杂形成第一阱区，所述第一阱区和所述第一隔离带具有不为零的间隙；在所述第二阱区形成所述温度检测二极管。

18、可选的，所述围绕所述第一区域形成第一隔离带包括：在所述第一区域下方形成第一埋层；围绕所述第一区域形成第一型阱并与所述第一埋层连接，所述第一型阱至少位于所述第一区域和第二区域之间。

19、可选的，所述在所述第一区域形成mos器件包括：在所述第一区域分别形成源区和漏区，其中，所述漏区相较于所述源区更靠近所述第一型阱，所述第一型阱和所述漏区相连或具有不为零的间隙。

20、可选的，所述制造方法还包括：在形成所述第一埋层的同时/之前/之后，在所述第二区域下方形成第二埋层并与所述第一埋层相连。

21、可选的，所述第一埋层和所述第二埋层位于同一层。

22、可选的，在所述第二区域形成温度检测二极管之前，所述制造方法还包括：基于位于所述第一区域和第二区域之间的第一型阱和所述第二埋层共同围成第二隔离带。

23、可选的，位于所述温度检测二极管和所述第一型阱之间的半导体衬底适于连接第四电压，所述第四电压小于等于所述第二电压。

24、可选的，所述制造方法还包括：在所述第一区域远离所述第二区域的一侧围绕所述第一区域形成隔离沟槽。

25、可选的，所述在所述第二区域形成温度检测二极管包括：在所述第二区域内分散形成多个温度检测二极管；串联连接多个所述温度检测二极管。

26、为解决上述技术问题，本发明实施例还提供一种温度检测电路，包括：上述半导体器件；第一电压输出端，与所述第一隔离带电连接以提供第一电压；第二电压输出端，与所述温度检测二极管的阴极区和阳极区中之一电连接以提供第二电压，所述第二电压和所述第一电压之间的差值小于预设容忍范围；电流源，与所述温度检测二极管的阴极区和阳极区中之另一电连接；检测模块，分别耦接所述温度检测二极管的阴极区和阳极区，所述检测模块用于检测根据所述阴极区和阳极区之间的电压差，并根据所述电压差确定所述mos器件的温度。

27、可选的，所述第二电压输出端电连接所述阳极区，所述电流源电连接所述阴极区。

28、与现有技术相比，本发明实施例的技术方案具有以下有益效果：

29、本发明实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底的正面具有相邻的第一区域和第二区域，围绕所述第一区域形成有第一隔离带，所述第一隔离带适于连接第一电压；mos器件，位于所述第一区域；温度检测二极管，位于所述第二区域，所述温度检测二极管的阴极区和阳极区中之一适于连接第二电压，其中之另一适于连接电流源，所述第二电压和所述第一电压之间的差值小于预设容忍范围。

30、较之现有温度检测二极管和形成有mos器件的区域(如第一隔离带)之间的电位差较大，导致温度检测二极管只能设置在距离mos器件较远的位置以保证足够的绝缘间距。本公开方案通过减小甚至消除温度检测二极管和第一隔离带之间的电位差，使得无需保持较大的绝缘间距即可确保mos器件和温度检测二极管各自正常工作。由此，大幅减小温度检测二极管和mos器件之间的距离，使得温度检测二极管能够更靠近mos器件部署，有利于提高温度检测精度和响应速度。以第一电压为高电压为例，相较于现有技术通常将温度检测二极管接地，本公开方案中将温度检测二极管接高电平，实现电位差的减小甚至消除。

31、进一步，本发明实施例还提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底的正面具有相邻的第一区域和第二区域；围绕所述第一区域形成第一隔离带，所述第一隔离带适于连接第一电压；在所述第一区域形成mos器件；在所述第二区域形成温度检测二极管，所述温度检测二极管的阴极区和阳极区中之一适于连接第二电压，其中之另一适于连接电流源，所述第二电压和所述第一电压之间的差值小于预设容忍范围。

32、通过改进第一隔离带和温度检测二极管各自耦接的电位来减小甚至消除两者之间的电位差，从而温度检测二极管能够布置在最接近mos器件的位置。由此，采用本公开方案制造得到的半导体器件能够以更高精确度和更快响应速度检测到mos器件的发热现象，有利于提高半导体器件的可靠性。

33、进一步，本发明实施例还提供一种温度检测电路，包括：上述半导体器件；第一电压输出端，与所述第一隔离带电连接以提供第一电压；第二电压输出端，与所述温度检测二极管的阴极区和阳极区中之一电连接以提供第二电压，所述第二电压和所述第一电压之间的差值小于预设容忍范围；电流源，与所述温度检测二极管的阴极区和阳极区中之另一电连接；检测模块，分别耦接所述温度检测二极管的阴极区和阳极区，所述检测模块用于检测根据所述阴极区和阳极区之间的电压差，并根据所述电压差确定所述mos器件的温度。

34、由此，本公开方案所述温度检测电路通过向第一隔离带和温度检测二极管分别施加合适的电位，减小甚至消除温度检测二极管和第一隔离带之间的电位差，使得半导体器件中的温度检测二极管能够尽量靠近mos器件布置。由此，温度检测电路能够更精确、快速地探测到mos器件的发热现象。