一种外延片及半导体外延器件的制作方法

1.本实用新型属于半导体技术领域，具体涉及一种外延片及半导体外延器件。


背景技术：

2.氮化镓(gan)作为第三代半导体材料，具有直接带隙、高禁带宽度、高临界击穿电场、高载流子饱和迁移速度以及高热导率等特点，在高温、高频、大功率微电子器件以及高性能光电子器件领域具有很大的应用前景。由于以gan为代表的iii族氮化物一般在蓝宝石或sic等异质衬底上进行异质外延，不同材料之间的晶格常数和热膨胀系数失配，导致晶体材料产生位错和缺陷，并随着外延层的生长而向上延伸，这些位错在器件工作时表现为非辐射复合中心而影响器件效率；同时，作为漏电通道引起漏电流增大而使器件迅速老化，影响器件的工作效率和寿命，制约了其在半导体电子领域中的应用。
3.为了改善异质衬底与外延层之间的晶格常数和热膨胀失配，同时为了获得较高的出光效率，会在蓝宝石衬底表面制备出周期排列的图形，形成图案化蓝宝石衬底，然后再制备gan基发光外延结构。图形的存在有利于gan外延层中的应力弛豫，能够在一定程度上抑制外延材料生长过程中向上延伸的位错，提高器件效率。然而，图案化蓝宝石衬底具有沟槽结构，表面和侧面的表面粗糙度不同，在不同的晶面方向上氮化物半导体的生长模式差异较大，会导致外延层不能完美合并形成完整光滑的表面，导致晶体缺陷，从而影响半导体器件的效率、可靠性和使用寿命。此外，目前在异质衬底上生长氮化镓外延层通常采用金属有机物化学气相沉积(metal-organic chemical vapor deposition，mocvd)技术，由于氮化镓晶体质量受生长过程中众多工艺条件的影响，因而可以对艺参数进行优化，以降低氮化镓薄膜材料的位错密度。但是，基于工艺参数进行优化生长氮化镓材料的方法，氮化镓晶体的质量强烈地依赖于工艺生长条件，工艺窗口小，而且对材料生长的温度、流场、设备的精确度、源物料条件等都提出了很高的要求。而且，单纯采用上述对工艺参数进行优化生长氮化镓材料的方法很难进一步减少氮化镓材料中的位错缺陷的密度，无法满足基于氮化镓材料的应用的需求。
4.随着半导体照明与显示技术的发展，对氮化镓基半导体器件提出了更高的性能要求，而现有的外延技术并不能有效解决衬底与外延层的晶格失配和热膨胀失配的问题，导致gan晶体材料位错密度高，晶体质量不良。因此，开发晶体质量更高的外延片，是本领域亟待解决的问题。


技术实现要素：

5.针对现有技术的不足，本实用新型的目的在于提供一种外延片及半导体外延器件，通过在衬底与外延结构之间设置特定的掩膜结构单元，促使位错充分转弯达到位错自我湮灭，降低位错向外延结构中延伸，降低穿透位错的分布，从而可以提高器件漏电、发光效率和耐压特性，拓宽半导体外延片在微电子领域中的应用。
6.为达到此实用新型目的，本实用新型采用以下技术方案：
7.第一方面，本实用新型提供一种外延片，所述外延片包括衬底和外延结构；所述外延结构包括依次设置的非掺杂氮化物层、n型氮化物层、氮化物发光层和p型氮化物层；所述非掺杂氮化物层位于靠近衬底的一侧；
8.所述衬底与外延结构之间设有由掩膜结构单元组成的阵列，所述非掺杂氮化物层覆盖所述掩膜结构单元并填充于任意相邻的两个掩膜结构单元之间；
9.以所述衬底指向外延结构的方向为第一方向，每个所述掩膜结构单元包括至少两个沿第一方向层叠的掩膜子单元，所述第一方向上各掩膜子单元的宽度依次减小。
10.本实用新型提供的外延片中，所述衬底与外延结构之间设有由掩膜结构单元组成的阵列，每个所述掩膜结构单元包括至少两个层叠的掩膜子单元，且第一方向上各个掩膜子单元的宽度依次减小，即每个掩膜结构单元中，靠近衬底一侧的掩膜子单元的宽度＞靠近外延结构一侧的掩膜子单元的宽度。通过所述掩膜子单元的设计，使任意相邻的两个掩膜结构单元之间的距离沿着第一方向逐渐增大，从而使外延结构中的位错在多个掩膜子单元位置多次转向，极大地促使位错充分转弯，达到位错自我湮灭，避免位错向外延生长层中延伸，降低穿透位错的分布，提升氮化物晶体质量，使外延片的(002)和(102)面半峰宽降低，从而可以提高器件漏电和发光效率，使包含其的半导体器件和芯片具有更好的亮度、漏电良率和抗静电冲击良率性能；同时，由所述掩膜结构单元组成的阵列可以提高外延片及半导体功率器件的耐压特性，拓宽了外延片在微电子领域中的应用。
11.优选地，每个所述掩膜结构单元中的掩膜子单元的个数可以为2、3、4或5等，进一步优选为2或3。
12.优选地，所述掩膜结构单元的材料为现有技术中已知的掩膜材料，包括氮化物、氧化物、金属或有机物，进一步优选氮化物或氧化物。
13.优选地，所述掩膜结构单元的材料包括gan、aln、gan、ingan、algan、alingan、alinn、inn、al2o3、sio2、si3n4、ga2o3或zno。
14.优选地，所述掩膜结构单元为sio2掩膜结构单元。
15.优选地，所述掩膜结构单元中各掩膜子单元在第一方向上的中轴线重合，即每一个掩膜结构单元中的至少两个掩膜子单元的平面中心点重合；所述“平面中心点”意指掩膜子单元在与衬底平行的面上的中心点。
16.优选地，所述掩膜子单元的截面为矩形。
17.优选地，所述掩膜子单元的高度各自独立地为0.5-3μm，例如可以为0.6μm、0.8μm、1μm、1.1μm、1.3μm、1.5μm、1.7μm、1.9μm、2μm、2.1μm、2.3μm、2.5μm、2.7μm或2.9μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
18.优选地，所述掩膜子单元的宽度各自独立地为0.5-8μm，例如可以为0.6μm、0.8μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm、5.5μm、6μm、6.5μm、7μm或7.5μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
19.相互层叠的所述掩膜子单元的高度之和为所述掩膜结构单元的高度，优选地，所述掩膜结构单元的高度为1-6μm，例如可以为1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm或5.5μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷
尽列举所述范围包括的具体点值。
20.优选地，任意相邻的两个所述掩膜结构单元之间的间距为0.1-2μm，例如可以为0.3μm、0.5μm、0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm、2.5μm或2.8μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
21.本实用新型中，由于每个掩膜结构单元中的掩膜子单元的宽度沿第一方向逐渐降低，因此任意相邻的两个所述掩膜结构单元之间的间距并非定值，而且沿着第一方向逐渐增大；所述间距的范围在0.1-2μm之间。
22.优选地，所述掩膜结构单元与非掺杂氮化物层之间还设有粗化层。
23.作为本实用新型的优选技术方案，所述粗化层设置于掩膜结构单元的部分表面区域或全部表面区域，进一步优选为部分表面区域。
24.优选地，所述粗化层为不连续的氮化物层，进一步优选为不连续的硅氮化物层，即不连续的sinx层。
25.作为本实用新型的优选技术方案，所述粗化层为不连续的氮化物层(sinx层)，其具有网格状结构，设置于掩膜结构单元表面，一方面对所述掩膜结构单元的表面起到粗化作用，可以对射向掩膜结构单元的光线起到反射作用，提高所述外延片的正面出光效率；另一方面，所述氮化物层(sinx层)有利于提高掩膜结构单元表面的成核密度，加强掩膜结构单元上非掺杂氮化物层中的细小位错改向，抑制了细小位错在后续的外延结构的生长过程中被放大和延伸的几率，同时，所述氮化物层(sinx层)可以增强掩膜结构单元侧壁成核，有助于形成连续的非掺杂氮化物层，提高外延片的机械冲击性能。
26.优选地，所述粗化层的厚度为1-5nm，例如可以为1.5nm、2nm、2.5nm、3nm、3.5nm、4nm或4.5nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
27.优选地，所述衬底包括蓝宝石衬底、硅衬底、碳化硅衬底、氧化镓衬底、氧化锌衬底或金刚石衬底中的任意一种。
28.优选地，所述非掺杂氮化物层、n型氮化物层、氮化物发光层、p型氮化物层中的氮化物各自独立地包括gan、ingan、algan、aln、alingan、alinn或inn等。
29.优选地，所述n型氮化物层包括si掺杂氮化物层，所述p型氮化物层包括mg掺杂氮化物层。
30.优选地，所述非掺杂氮化物层为非掺杂gan层。
31.优选地，所述非掺杂氮化物层的厚度为2-8μm，例如可以为2.5μm、3μm、3.5μm、4μm、4.5μm、5μm、5.5μm、6μm、6.5μm、7μm或7.5μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
32.优选地，所述n型氮化物层为n型gan层。
33.优选地，所述n型氮化物层的厚度为2-4μm，例如可以为2.1μm、2.3μm、2.5μm、2.7μm、2.9μm、3.1μm、3.3μm、3.5μm、3.7μm或3.9μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
34.优选地，所述氮化物发光层包括交替设置的氮化物量子阱层和氮化物量子垒层，进一步优选包括交替设置的ingan量子阱层和gan量子垒层。
35.优选地，所述交替设置的重复周期为3-15，例如可以为3、4、5、6、7、8、9、10、11、12、13、14或15。
36.优选地，所述氮化物量子阱层的厚度为1-6nm，例如可以为1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm或5.5nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
37.优选地，所述氮化物量子垒层的厚度为6-15nm，例如可以为7nm、8nm、9nm、10nm、11nm、12nm、13nm或14nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
38.优选地，所述p型氮化物层为p型gan层。
39.优选地，所述p型氮化物层的厚度为50-300nm，例如可以为60nm、80nm、100nm、110nm、130nm、150nm、170nm、190nm、200nm、210nm、230nm、250nm、270nm或290nm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
40.优选地，所述衬底与掩膜结构单元之间还设有缓冲层，进一步优选为氮化物缓冲层，更进一步优选为gan缓冲层。
41.优选地，所述缓冲层的材料为已知的氮化物材料，包括gan、ingan、algan、aln、alingan、alinn或inn。
42.优选地，所述缓冲层的厚度≤1μm，例如可以为0μm(即不设置缓冲层)、0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm或0.9μm，以及上述点值之间的具体点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
43.第二方面，本实用新型提供一种半导体外延器件，所述半导体外延器件包括如第一方面所述的外延片。
44.相对于现有技术，本实用新型具有以下有益效果：
45.本实用新型提供的外延片中，通过衬底与外延结构之间的掩膜结构单元的设计，使任意相邻的两个掩膜结构单元之间的距离沿第一方向逐渐增大，从而使外延结构中的位错在多个掩膜子单元位置多次转向，极大地促使位错充分转弯，达到位错自我湮灭，避免位错向外延生长层中延伸，降低穿透位错的分布，显著改善外延结构中的氮化物晶体质量，使外延片的(002)和(102)面半峰宽降低，从而可以提高器件漏电和发光效率，使包含其的半导体器件和芯片具有更好的亮度、漏电良率和抗静电冲击良率。同时，由所述掩膜结构单元组成的阵列可以提高外延片及半导体功率器件的耐压特性，拓宽了外延片在微电子领域中的应用。
附图说明
46.图1为一个具体实施方式中所述外延片的结构示意图；
47.图2为另一具体实施方式中所述外延片的结构示意图；
48.图3为另一具体实施方式中所述外延片的结构示意图；
49.图4a为一个具体实施方式中所述外延片的制备过程示意图；
50.图4b为一个具体实施方式中所述外延片的制备过程示意图；
51.图5a为另一具体实施方式中所述外延片的制备过程示意图；
52.图5b为另一具体实施方式中所述外延片的制备过程示意图；
53.图5c为另一具体实施方式中所述外延片的制备过程示意图；
54.图6为对比例1所述外延片的结构示意图；
55.图7为对比例2所述外延片的结构示意图；
56.其中，10-衬底，20-外延结构，21-非掺杂氮化物层。22-n型氮化物层，23-氮化物发光层，24-p型氮化物层，30-掩膜结构单元，31-第一掩膜子单元，32-第二掩膜子单元，33-第三掩膜子单元，40-缓冲层，301-掩膜层。
具体实施方式
57.下面通过具体实施方式来进一步说明本实用新型的技术方案。本领域技术人员应该明了，所述实施例仅仅是帮助理解本实用新型，不应视为对本实用新型的具体限制。
58.本文所用术语“包含”、“包括”、“具有”、“含有”或其任何其它变形，意在覆盖非排它性的包括。例如，包含所列要素的组合物、步骤、方法、制品或装置不必仅限于那些要素，还可包括未明确列出的其它要素或此种组合物、步骤、方法、制品或装置所固有的要素。
[0059]“任选的”或者“任意一种”是指其后描述的事项或事件可以发生或不发生，而且该描述包括事件发生的情形和事件不发生的情形。
[0060]
本实用新型要素或组分前的不定冠词“一种”和“一个”对要素或组分的数量要求(即出现次数)无限制性。因此“一个”或“一种”应被解读为包括一个或至少一个，并且单数形式的要素或组分也包括复数形式，除非所述数量明显只指单数形式。
[0061]
本实用新型中，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征，用于区别描述特征，无顺序之分，无轻重之分。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0062]
本实用新型中，术语“上”、“下”、“内”、“外”、“竖直”、“水平”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，不能理解为对本实用新型的限制。
[0063]
在本实用新型中，除非另有明确的规定和限定，“相连”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述属于在本实用新型中的具体含义。
[0064]
以下结合附图和具体实施方式对本实用新型作进一步详细的说明。
[0065]
如图1所示，本实用新型提供一种外延片，包括衬底10和外延结构20；所述外延结构20包括依次设置的非掺杂氮化物层21、n型氮化物层22、氮化物发光层23和p型氮化物层24；所述非掺杂氮化物层21位于靠近衬底10的一侧。
[0066]
所述衬底10与外延结构20之间设有由多个掩膜结构单元30组成的阵列，阵列中任意相邻的两个掩膜结构单元30之间相互独立、不发生连接。所述非掺杂氮化物层21覆盖所述掩膜结构单元30并填充于任意相邻的两个掩膜结构单元30之间。
[0067]
以所述衬底10指向外延结构20的方向为第一方向，每个所述掩膜结构单元30包括
两个沿第一方向层叠的掩膜子单元，靠近衬底10一侧的记为第一掩膜子单元31，靠近外延结构20一侧的记为第二掩膜子单元32；每个掩膜结构单元30中，所述第一方向上各掩膜子单元的宽度依次减小，即第一掩膜子单元31的宽度＞第二掩膜子单元32的宽度。
[0068]
本实用新型中，所述掩膜结构单元30由不同宽度的掩膜子单元堆叠而成，其具有特殊的“台阶”状结构，使任意相邻的两个掩膜结构单元30之间的距离沿着第一方向逐渐增大，从而使外延结构(尤其是非掺杂氮化物层)中的位错在多个掩膜子单元位置多次转向，极大地促使位错充分转弯达到位错自我湮灭，降低位错向外延生长层中延伸，降低穿透位错的分布，改善外延结构中的氮化物晶体质量，从而可以提高器件漏电和发光效率；同时，所述掩膜结构单元的设计可以提高半导体功率器件的耐压特性，拓宽了外延片在微电子领域中的应用。
[0069]
优选地，所述掩膜结构单元30的材料为现有技术中已知的掩膜材料，包括氮化物、氧化物、金属或有机物，进一步优选氮化物或氧化物。所述掩膜结构单元30中各掩膜子单元(第一掩膜子单元31和第二掩膜子单元32)的材料相同或不同；基于工艺操作性的考虑，优选相同。
[0070]
优选地，所述掩膜结构单元30的材料包括gan、aln、gan、ingan、algan、alingan、alinn、inn、al2o3、sio2、si3n4、ga2o3或zno。进一步优选地，所述掩膜结构单元30为sio2掩膜结构单元。
[0071]
优选地，所述掩膜结构单元30中各掩膜子单元(第一掩膜子单元31和第二掩膜子单元32)在第一方向上的中轴线重合，即各掩膜子单元(第一掩膜子单元31和第二掩膜子单元32)的平面中心点重合；所述“平面中心点”意指掩膜子单元在与衬底平行的面上的中心点。
[0072]
优选地，所述掩膜子单元(第一掩膜子单元31和第二掩膜子单元32)的截面为矩形。所述“截面”与衬底10所在的平面相垂直，为图1示出的面。
[0073]
优选地，所述掩膜结构单元30的高度为1-6μm，例如可以为1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm或5.5μm等。
[0074]
优选地，所述掩膜子单元(第一掩膜子单元31和第二掩膜子单元32)的高度各自独立地为0.5-3μm，例如可以为0.6μm、0.8μm、1μm、1.1μm、1.3μm、1.5μm、1.7μm、1.9μm、2μm、2.1μm、2.3μm、2.5μm、2.7μm或2.9μm等；图1中，第一掩膜子单元31和第二掩膜子单元32的高度之和为掩膜结构单元30的高度。
[0075]
优选地，所述掩膜子单元(第一掩膜子单元31和第二掩膜子单元32)的宽度各自独立地为0.5-8μm，例如可以为0.6μm、0.8μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm、5.5μm、6μm、6.5μm、7μm或7.5μm等。
[0076]
优选地，任意相邻的两个所述掩膜结构单元30之间的间距为0.1-2μm，例如可以为0.3μm、0.5μm、0.7μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.2μm、2.5μm或2.8μm等。由于每个掩膜结构单元30中的掩膜子单元的宽度沿第一方向逐渐减小，故任意相邻的两个所述掩膜结构单元30之间的间距并非定值，沿第一方向逐渐增大；所述间距的范围在0.1-2μm之间。
[0077]
优选地，所述掩膜结构单元30与非掺杂氮化物层21之间设有粗化层。所述粗化层设置于掩膜结构单元的部分表面区域或全部表面区域，优选为部分表面区域。
[0078]
优选地，所述粗化层为不连续的氮化物层，进一步优选为不连续的硅氮化物(sinx)层。优选地，所述粗化层的厚度为1-5nm，例如1.5nm、2nm、2.5nm、3nm、3.5nm、4nm或4.5nm等。
[0079]
sinx连续成膜需要较厚的材料堆积，本实用新型优选设置1-5nm的不连续的sinx薄层，形成网格状结构设置于掩膜结构单元30的表面(掩膜结构单元30与非掺杂氮化物层21之间)，一方面对掩膜结构单元起到表面粗化作用，可以对射向掩膜结构单元的光线起到反射作用，提高所述外延片正面出光效率；另一方面，sinx粗化层有利于提高掩膜结构单元表面的成核密度，加强掩膜结构单元上外延层中的细小位错改向，抑制了细小位错在后续的外延层生长过程中被放大和延伸的几率；同时，sinx粗化层可以增强掩膜结构单元侧壁成核，可以形成连续的氮化物外延层，提高外延片的机械冲击性能。
[0080]
所述衬底10可以为现有技术中已知的衬底，优选地，所述衬底10包括蓝宝石衬底、硅衬底、碳化硅衬底、氧化镓衬底、氧化锌衬底或金刚石衬底中的任意一种。
[0081]
优选地，所述非掺杂氮化物层21、n型氮化物层22、氮化物发光层23、p型氮化物层24中的氮化物各自独立地包括gan、ingan、algan、aln、alingan、alinn或inn等。
[0082]
优选地，所述n型氮化物层22的材料为si掺杂氮化物，所述p型氮化物层24中的材料为mg掺杂氮化物。
[0083]
优选地，所述非掺杂氮化物层21的厚度为2-8μm，例如2.5μm、3μm、3.5μm、4μm、4.5μm、5μm、5.5μm、6μm、6.5μm、7μm或7.5μm等。
[0084]
优选地，所述n型氮化物层22的厚度为2-4μm，例如2.1μm、2.3μm、2.5μm、2.7μm、2.9μm、3.1μm、3.3μm、3.5μm、3.7μm或3.9μm等。
[0085]
优选地，所述氮化物发光层23包括交替设置的氮化物量子阱层和氮化物量子垒层，进一步优选包括交替设置的ingan量子阱层和gan量子垒层。以层叠的1个氮化物量子阱层和1个氮化物量子垒层为一个周期，所述交替设置的重复周期优选为3-15，例如可以为3、4、5、6、7、8、9、10、11、12、13、14或15。
[0086]
优选地，所述氮化物量子阱层的厚度为1-6nm，例如1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm或5.5nm等；所述氮化物量子垒层的厚度为6-15nm，例如7nm、8nm、9nm、10nm、11nm、12nm、13nm或14nm等。各重复周期中的氮化物量子阱层、氮化物量子垒层的厚度相同或不同。
[0087]
优选地，所述p型氮化物层24的厚度为50-300nm，例如60nm、80nm、100nm、110nm、130nm、150nm、170nm、190nm、200nm、210nm、230nm、250nm、270nm或290nm等。
[0088]
在另一具体实施方式中，如图2所示，所述外延片中，衬底10与掩膜结构单元30之间还设有缓冲层40。
[0089]
优选地，所述缓冲层40为氮化物缓冲层。
[0090]
优选地，所述缓冲层40的材料包括gan、ingan、algan、aln、alingan、alinn或inn中的任意一种或至少两种的组合。
[0091]
优选地，所述缓冲层40的厚度≤1μm，例如0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm或0.9μm等。
[0092]
图2所示的外延片的其他结构、材料等选择，均与前述图1具有相同的范围。
[0093]
在另一具体实施方式中，如图3所示，所述外延片中，所述掩膜结构单元30包括三
个沿第一方向层叠的掩膜子单元，靠近衬底10一侧的记为第一掩膜子单元31，靠近外延结构20一侧的记为第三掩膜子单元33，第一掩膜子单元31与第三掩膜子单元33之间的记为第二掩膜子单元32；每个掩膜结构单元30中，所述第一方向上各掩膜子单元的宽度依次减小，即第一掩膜子单元31的宽度＞第二掩膜子单元32的宽度＞第三掩膜子单元33的宽度。
[0094]
所述第三掩膜子单元33具有与前述掩膜子单元(第一掩膜子单元31与第二掩膜子单元32)相同的材料、结构和参数范围。
[0095]
在一个具体实施方式中，如图4a-图4b所示，所述外延片的制备方法包括如下步骤：
[0096]
(1)如图4a所示，在衬底10上生长掩膜层301；然后对所述掩膜层301进行刻蚀，得到由掩膜结构单元30组成的阵列，如图4b所示；可选地，所述掩膜结构单元30包括层叠的第一掩膜子单元31和第二掩膜子单元32，第一掩膜子单元31的宽度＞第二掩膜子单元32的宽度；
[0097]
(2)在步骤(1)得到的阵列上可选地生长粗化层，依次生长非掺杂氮化物层、n型氮化物层、氮化物发光层和p型氮化物层，得到如图1所示的所述外延片。
[0098]
在另一具体实施方式中，如图5a至图5c所示，所述外延片的制备方法包括如下步骤：
[0099]
(1)如图5a所示，在衬底10上生长缓冲层40；在所述缓冲层40的远离衬底10的一侧生长掩膜层301，如图5b所示；然后对所述掩膜层301进行刻蚀，得到由掩膜结构单元30组成的阵列，如图5c所示；可选地，所述掩膜结构单元30包括层叠的第一掩膜子单元31和第二掩膜子单元32，第一掩膜子单元31的宽度＞第二掩膜子单元32的宽度；
[0100]
(2)在步骤(1)得到的阵列上可选地生长粗化层，依次生长非掺杂氮化物层、n型氮化物层、氮化物发光层和p型氮化物层，得到如图2所示的所述外延片。
[0101]
优选地，步骤(1)所述刻蚀的方法为光刻刻蚀。
[0102]
以下结合具体的实施例来阐述本实用新型提供的外延片。
[0103]
实施例1
[0104]
一种外延片，结构示意图如图1所示，包括衬底10(蓝宝石衬底)和外延结构20；所述外延结构20包括依次设置的非掺杂氮化物层21(即非掺杂gan层21，厚度为4μm)、n型氮化物层22(即n型gan层22，具体为si掺杂gan)、氮化物发光层23(gan量子垒/ingan量子阱发光层)和p型氮化物层24(即p型gan层24，具体为mg掺杂gan)；所述非掺杂氮化物层21位于靠近衬底10的一侧。所述衬底10与外延结构20之间设有由多个掩膜结构单元30(sio2)组成的阵列，所述非掺杂氮化物层21覆盖所述掩膜结构单元30并填充于任意相邻的两个掩膜结构单元30之间；以所述衬底10指向外延结构20的方向为第一方向，每个所述掩膜结构单元30包括两个沿第一方向层叠的掩膜子单元(靠近衬底10一侧的第一掩膜子单元31，靠近外延结构20一侧的第二掩膜子单元32)，第一掩膜子单元31的宽度＞第二掩膜子单元32的宽度，具体地，第一掩膜子单元31的宽度为2.5μm、高度为1.8μm，第二掩膜子单元32的宽度为1.2μm、高度为1.2μm；相邻2个第一掩膜子单元31之间的间距为1.2μm；所述掩膜结构单元30与非掺杂氮化物层21之间设有粗化层(不连续的sinx层)，由于粗化层的厚度极小，在图1中未示出。
[0105]
示例性地，所述外延片的制备方法包括如下步骤，制备过程如图4a-图4b所示：
[0106]
(1)提供蓝宝石衬底，将沉底置于pecvd设备反应腔，在温度400℃、压力3.5torr，通入sih4和no2，在衬底10上生长厚度为3μm的sio2掩膜层301；
[0107]
(2)采用光刻刻蚀技术对sio2掩膜层301进行刻蚀，得到由掩膜结构单元30组成的阵列，所述掩膜结构单元30包括层叠的第一掩膜子单元31和第二掩膜子单元32，第一掩膜子单元31的宽度为2.5μm，高度为1.8μm，第二掩膜子单元32的宽度为1.2μm，高度为1.2μm；相邻2个第一掩膜子单元31之间的间距为1.2μm；
[0108]
(3)采用mocvd生长工艺，在压力300torr、温度825℃条件下，在掩膜结构单元的表面生长厚度为1.5nm的sinx粗化层，生长气氛为h2；
[0109]
(4)在步骤(3)得到的样品上，在压力200torr、温度1105℃条件下，生长4μm的非掺杂gan层，生长气氛为h2；
[0110]
(5)在非掺杂gan层上，在压力200torr、温度1095℃条件下，生长厚度为2μm的n型gan层，si的掺杂浓度5
×
10
18
cm-3
，生长气氛为h2；
[0111]
(6)在n型gan层上，在压力400torr条件下，生长氮化物发光层，包括6个循环周期的交替设置的ingan量子阱层和gan量子垒层，所述ingan量子阱层的厚度为2.5nm，生长温度760℃，生长气氛为n2，所述gan量子垒层的厚度为12nm，生长温度880℃，生长气氛为h2；
[0112]
(7)在氮化物发光层上，在压力500torr、温度985℃，生长200nm的p型gan层，mg的掺杂浓度5
×
10
19
cm-3
，生长气氛为h2，得到所述外延片。
[0113]
实施例2
[0114]
一种外延片，其结构示意图如图2所示，与实施例1的区别仅在于，衬底10(蓝宝石衬底)与掩膜结构单元30之间还设有缓冲层40(即gan缓冲层40)；其他结构均与实施例1相同。
[0115]
示例性地，所述外延片的制备过程如图5a-图5c所示，与实施例1的区别仅在于，首先在蓝宝石衬底上在压力150torr、温度1065℃条件下生长厚度为0.5μm的gan缓冲层40(图5a)，然后在gan缓冲层40按照实施例1中的步骤(1)-(7)进行生长，得到如图2所示的外延片。
[0116]
实施例3
[0117]
一种外延片，其与实施例2区别仅在于，gan缓冲层的厚度1μm；其他结构均与实施例2相同。
[0118]
实施例4
[0119]
一种外延片，其与实施例2区别仅在于，gan缓冲层的厚度0.1μm；其他结构均与实施例2相同。
[0120]
实施例5
[0121]
一种外延片，其与实施例2的区别仅在于，掩膜结构单元30上未设置sinx粗化层；其他结构均与实施例2相同。
[0122]
实施例6
[0123]
一种外延片，结构示意图如图3所示，其与实施例1的区别仅在于，所述掩膜结构单元30包括层叠的第一掩膜子单元31、第二掩膜子单元32和第三掩膜子单元33，第一掩膜子单元31的宽度为2.5μm、高度为1μm，第二掩膜子单元32的宽度为1.2μm、高度为1μm，第三掩膜子单元33的宽度为高度为0.8μm、高度为1μm。
[0124]
实施例7
[0125]
一种外延片，结构示意图如图3所示，其与实施例1的区别仅在于，所述掩膜结构单元30包括层叠的第一掩膜子单元31、第二掩膜子单元32和第三掩膜子单元33，第一掩膜子单元31的宽度为3.8μm、高度为2.4μm，第二掩膜子单元32的宽度为2.5μm、高度为1.8μm，第三掩膜子单元33的宽度为高度为1.2μm、高度为1.2μm；非掺杂gan层21的厚度为6μm；其他结构均与实施例1相同。
[0126]
实施例8
[0127]
一种外延片，结构示意图如图3所示，其与实施例1的区别仅在于，所述掩膜结构单元30包括层叠的第一掩膜子单元31、第二掩膜子单元32和第三掩膜子单元33，第一掩膜子单元31的宽度为3.8μm、高度为1.2μm，第二掩膜子单元32的宽度为2.5μm、高度为1.8μm，第三掩膜子单元33的宽度为高度为1.2μm、高度为2.4μm；非掺杂gan层21的厚度为6μm；其他结构均与实施例1相同。
[0128]
实施例9
[0129]
一种外延片，结构示意图如图3所示，其与实施例1的区别仅在于，所述掩膜结构单元30包括层叠的第一掩膜子单元31、第二掩膜子单元32和第三掩膜子单元33，第一掩膜子单元31的宽度为3.8μm、高度为1.8μm，第二掩膜子单元32的宽度为2.5μm、高度为1.8μm，第三掩膜子单元33的宽度为高度为1.2μm、高度为1.8μm；非掺杂gan层21的厚度为6μm；其他结构均与实施例1相同。
[0130]
实施例10
[0131]
一种外延片，结构示意图如图1所示，其与实施例1的区别仅在于，相邻2个第一掩膜子单元31之间的间距为1.8μm，非掺杂gan层21的厚度为6μm；其他结构均与实施例1相同。
[0132]
对比例1
[0133]
一种外延片，结构示意图如图6所示，其与实施例2的区别仅在于，所述掩膜结构单元30为一体的结构，其截面形状为矩形；其他结构均与实施例2相同。
[0134]
对比例2
[0135]
一种外延片，结构示意图如图7所示，其与实施例2的区别仅在于，所述掩膜结构单元30为一体的包状凸起结构；其他结构均与实施例2相同。
[0136]
对比例3
[0137]
一种外延片，其与对比例2的区别仅在于，掩膜结构单元30上未生长sinx粗化层；其他结构均与对比例2相同。
[0138]
性能测试：
[0139]
分别对将实施例1-10和对比例1-3中提供的外延片进行xrd(x射线衍射测)测试，具体测试(002)面和(102)面的半峰宽，采用pl光致发光测试测试外延片发光波长(wld，nm)和波长均匀性(std，nm)；然后将前述外延片按照相同的芯片工艺制备相同规格(1229)的led芯片，测试其电压、亮度、漏电良率和抗静电冲击良率，得到的测试结果如表1和表2所示：
[0140]
表1
[0141][0142][0143]
表2
[0144][0145]
结合表1和表2的性能数据可知，实施例1-10提供的外延片中，通过衬底与外延结构之间的特定的掩膜结构单元30的设计，促使位错充分转弯，达到位错自我湮灭，避免位错向外延生长层中延伸，降低穿透位错的分布，显著改善外延结构中的氮化物晶体质量，(002)和(102)面半峰宽降低，芯片的亮度、漏电良率和抗静电冲击良率性能提升，使外延片和包含其的芯片具有更优异的综合性能。
[0146]
具体地，由实施例1-4的数据对比可以看出，衬底与掩膜结构单元之间设置氮化物缓冲层，且随着氮化物缓冲层厚度增加，(002)和(102)面半峰宽逐渐降低，芯片的亮度、漏电良率和抗静电冲击良率性能逐渐提升，原因可能在于随着氮化物缓冲层厚度增加，起到了对掩膜结构单元之外的区域的位错屏蔽；但随着氮化物缓冲层厚度增加，芯片电压呈现一定的上升趋势。
[0147]
本实用新型提供的外延片中，优选所述掩膜结构单元的表面设置sinx粗化层，其一方面对掩膜结构单元表面粗化，可以对射向掩膜结构单元的光线起到反射作用，提高外延片正面出光效率；另一方面，sinx粗化层有利于提高掩膜结构单元表面的成核密度，加强掩膜结构单元上外延层中的细小位错改向，抑制了细小位错在后续的外延层生长过程中被放大和延伸的几率。由实施例5和实施例1的数据对比可以看出，实施例5中未设置sinx粗化层，其(002)和(102)面半峰宽增加，亮度、漏电良率和抗静电冲击良率性能有所降低。
[0148]
结合实施例6-9和实施例1的性能对比可以看出，一方面，实施例6和实施例1的掩膜结构单元高度相等，实施例6中含有3层掩膜子单元，实施例1含有2层掩膜子单元，在相同
掩膜结构单元高度的情况下，掩膜子单元的个数(层数)增加，(002)和(102)面半峰宽逐渐降低，芯片的亮度、漏电良率和抗静电冲击良率性能逐渐提升；由此可见，随着掩膜子单元的层数增加，位错在氮化物外延层生长过程中有更多的机会转向，加强了对位错延伸的屏蔽作用。结合实施例1、6-8可知，随着掩膜子单元层数(个数)的增加和掩膜单元高度的增大，需要生长更厚的氮化物外延层(非掺杂氮化物层21)来获得平整表面，实施例6-8中的波长std呈现增大的趋势，原因可能在于非掺杂氮化物层的厚度较高，氮化物量子阱发光层受到更大的应力，导致氮化物发光层的组分分布不均匀。
[0149]
比较对比例1-3和实施例2的数据对比可以看出，对比例1-3采用常规的掩膜图形，无论是否设置粗化层，外延片及芯片的性能都明显低于实施例2。由此可见，本实用新型设计了由至少2个宽度不同的掩膜子单元层叠而成的掩膜结构单元，使外延片在(002)和(102)面半峰宽逐渐降低，包含所述外延片的芯片的亮度、漏电良率和抗静电冲击良率性能逐渐提升，说明所述掩膜结构单元的设计有效促使位错充分转弯达到位错自我湮灭，降低穿透位错的分布，从而提高器件的漏电、发光效率和耐压特性。
[0150]
申请人声明，本实用新型通过上述实施例来说明本实用新型的一种外延片及半导体外延器件，但本实用新型并不局限于上述实施例，即不意味着本实用新型必须依赖上述实施例才能实施。所属技术领域的技术人员应该明了，对本实用新型的任何改进，对本实用新型所选用原料/结构的等效替换及辅助成分/结构的添加、具体方式的选择等，均落在本实用新型的保护范围和公开范围之内。