一种高电子迁移率晶体管器件的制作方法

1.本实用新型涉及半导体器件技术领域，特别是涉及一种高电子迁移率晶体管器件。


背景技术：

2.基于a1gan/gan的极化效应在界面上产生高浓度和高迁移率的2deg，并且gan材料的高带隙(3.4ev)、高临界电场(3.3mv/cm)和较低介电常数(9)等优点，使得aigan/gan高电子迁移率晶体管(hemt)具有的高频、高效、耐高温、小型化等特点使其在未来的电力电子领域具有非常大的应用前景。传统的gan基hemt器件为常开型，为了使gan基hemt更安全高效地应用在电力电子系统中，则会需要制备常关型(增强型)的gan基hemt器件。然而，在实现增强型的同时往往会使其饱和电流降低，从而也使得器件的输出功率大大减少。
3.另外，由于栅极电场的集中效应和缓冲层的泄漏电流等原因，常常使得gan基hemt器件被提前击穿。其击穿电压只有几百伏，远低于gan材料的理论耐压极限。因此，极大的限制着gan基hemt器件的大规模应用。


技术实现要素：

4.为了解决上述问题，本实用新型的目的是提供一种能够获得高阈值电压、高饱和电流和高击穿电压的高电子迁移率晶体管器件。
5.一种高电子迁移率晶体管器件，包括衬底，以及由所述衬底层高度方向依次设置的成核层、缓冲层、p型埋层、沟道层、插入层和势垒层，还包括设置于势垒层上的p型栅极、源极、漏极以及钝化层，所述源极及所述漏极位于所述势垒层的相对两侧，所述钝化层设于所述源极与所述漏极之间，所述p型栅极位于所述势垒层中部；其中，所述p型栅极包括p型半导体帽层以及栅金属层。
6.另外，根据本实用新型提供的高电子迁移率晶体管器件，还可以具有如下附加的技术特征：
7.进一步地，所述p型栅极在晶体管器件的宽度方向上，设置有梳状结构。
8.进一步地，所述p型半导体帽层包括p型gan半导体帽层、p型algan半导体帽层、或p型nio半导体帽层；其中，所述p型半导体帽层的空穴浓度为1e17～1e19，厚度为50～150nm。
9.进一步地，所述p型埋层包括p型gan埋层、或p型algan埋层；其中，所述p型埋层的空穴浓度为1e17～1e18，厚度为50～200nm。
10.进一步地，所述沟道层包括gan沟道层，所述沟道层的厚度为100～400nm；所述插入层包括aln插入层，所述插入层的厚度为1～2nm；所述势垒层包括algan势垒层，所述势垒层的厚度为10～30nm。
11.进一步地，所述缓冲层包括gan缓冲层、algan缓冲层或alingan缓冲层；其中，所述缓冲层的厚度为1～5μm。
12.进一步地，所述成核层包括aln成核层、或低温gan成核层；其中，所述成核层的厚
度为10～60nm。
13.进一步地，所述钝化层包括sinx钝化层、sio2钝化层、hfo2钝化层、或al2o3钝化层。
14.进一步地，所述源极及所述漏极均包括ti金属电极、al金属电极、ni金属电极、或au金属电极。
15.进一步地，所述栅金属层包括ni金属电极、或au金属电极。
16.根据本实用新型提出的高电子迁移率晶体管器件，通过引入梳状p型栅极，实现器件增强型的同时获得高的饱和电流，并且还能提高器件的击穿电压。梳状p型栅极是由p型半导体帽层以及栅金属层组成。通过p型半导体帽层耗尽沟道2deg,使器件实现增强型。通过引入梳状结构，在梳状的空隙间保留高浓度的2deg，因此提高了器件的饱和电流。相比于传统条状p型栅极，梳状p型栅极能够使器件实现增强型的同时获得高的饱和电流。另外，由于梳状栅极能够在高压下使电场分布更加均匀，减弱栅极电场集中效应，提高器件的击穿电压。同时，器件在沟道层下方引入p型埋层，能够防止电子进入缓冲层，减小缓冲的泄漏电流，进一步提高器件的耐压特性。
附图说明
17.图1是本发明一实施例的高电子迁移率晶体管器件结构俯视图。
18.图2是本发明一实施例的高电子迁移率晶体管器件外延结构示意图。
19.图3是本发明一实施例的高电子迁移率晶体管器件刻蚀p型帽层后横截面图。
20.图4是本发明一实施例的高电子迁移率晶体管器件刻蚀p型帽层后俯视图。
21.图5是本发明一实施例的高电子迁移率晶体管器件沉积源漏金属后俯视图。
22.图6是本发明一实施例的高电子迁移率晶体管器件沉积钝化层后俯视图。
23.如下具体实施方式将结合上述附图进一步说明本实用新型。
具体实施方式
24.为使本实用新型的目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。附图中给出了本实用新型的若干实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
25.需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
26.在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目
的任意的和所有的组合。
27.如图1至图6所示，一种高电子迁移率晶体管器件，包括衬底1，以及由下至上依次设置于所述衬底1上的成核层2、缓冲层3、p型埋层4、沟道层5、插入层6及势垒层7，还包括设置于所述势垒层7长度方向上的p型栅极、源极9、漏极10以及钝化层12。所述源极9及所述漏极10位于所述势垒层7的相对两侧，即位于所述势垒层7长度方向的两侧，所述钝化层12设于所述源极9与所述漏极10之间，即所述钝化层12的一侧与所述源极9连接，所述钝化层12的另一侧与所述漏极10连接。所述p型栅极位于所述势垒层中部。优选的，所述p型栅极位于所述势垒层靠近所述源极的一侧。其中，所述衬底1采用蓝宝石衬底。在所述衬底1上设置成核层2前，还需对所述衬底进行清洗。如：将衬底1依次置于丙酮、乙醇、去离子水中分别超声处理20min，取出后再用去离子水冲洗，利用n2吹干去除衬底1表面的污染物。
28.具体的，所述p型栅极在晶体管器件的宽度方向上，设置有梳状结构，该梳状结构的齿深为0.5μm～二分之一器件长度，齿宽范围为0.5μm～二分之一器件宽度，优选为0.5μm。所述p型栅极包括p型半导体帽层8以及栅金属层9。因此，所述p型栅极包括p型半导体帽层8以及栅金属层9，在晶体管器件的宽度方向上均设置有梳状结构。本实施例中，所述p型半导体帽层8以及栅金属层9的梳状结构朝向晶体管器件的漏极方向延伸。
29.进一步地，所述p型半导体帽层8包括p型gan半导体帽层、p型algan半导体帽层、或p型nio半导体帽层。即，所述p型半导体帽层，可以采用p型gan半导体帽层、p型algan半导体帽层、或p型nio半导体帽层。所述栅金属层包括ni金属电极、或au金属电极。即，所述栅金属层可以采用ni金属电极、或au金属电制成。其中，所述p型半导体帽层8的空穴浓度为1e17～1e19，厚度为50～150nm，优选为100nm。
30.进一步地，所述成核层2包括aln成核层、或低温gan成核层，优选为低温gan成核层。所述成核层的厚度为10～60nm，优选为30nm。进一步地，所述缓冲层3包括gan缓冲层、algan缓冲层或alingan缓冲层，优选为高阻gan缓冲层。其中，所述缓冲层的厚度为1～5μm，优选为2.5μm。
31.进一步地，所述p型埋层4包括p型gan埋层、或p型algan埋层，优选为p型gan埋层。其中，所述p型埋层的空穴浓度为1e17～1e18，厚度为50～200nm，优选为150nm。
32.进一步地，所述沟道层5包括gan沟道层，所述沟道层的厚度为100～400nm，优选为450nm。所述插入层6包括aln插入层，所述插入层的厚度为1～2nm，优选为1nm。所述势垒层7包括algan势垒层(al
0.24
ga
0.76
n)，所述势垒层的厚度为10～30nm，优选为20nm。
33.具体实施时，可选用mocvd工艺，将三甲基铝(tmal)作为铝源、三甲基镓(tmga)作为镓源、氨气(nh3)作为氮源，cp2mg作为镁源在衬底1上依次生长30nm的低温gan成核层2、2.5μm的高阻gan缓冲层3、150nm的p型gan埋层4、450nm的gan沟道层5、1nm的aln插入层6、20nm的al
0.24
ga
0.76
n势垒层7和100nm的p型gan帽层8，如图2所示。然后采用感应耦合等离子体刻蚀(icp)工艺对p型gan帽层8选定区域进行刻蚀，刻蚀至algan势垒层7表面，形成梳状p型gan帽层8，截面图如图3所示，俯视图如图4所示。
34.进一步地，所述源极9及所述漏极10均包括ti金属电极、al金属电极、ni金属电极、或au金属电极。具体实施时，可采用电子束蒸发工艺，在algan势垒层7表面选定区域沉积ti/al/ni/au金属电极，之后在850℃的氮气气氛中快速退火40s，形成欧姆接触的源极9和漏极10，俯视图如图5所示。然后，继续采用电子束蒸发工艺，在梳状p型gan帽层8表面选定
区域沉积ni/au金属电极，并在氮气气氛下，温度为30℃的条件下退火10min，形成肖特基接触的栅金属层11，俯视图如图6所示。
35.进一步地，所述钝化层包括sinx钝化层、sio2钝化层、hfo2钝化层、或al2o3钝化层，优选为sinx钝化层。具体实施时，可选用离子增强型化学气相沉积(pecvd)工艺，上述外延层表面沉积sinx钝化层12，俯视图如图1所示。
36.本实用新型提出的一种高电子迁移率晶体管器件，通过引入梳状p型栅极，实现器件增强型的同时获得高的饱和电流，并且还能提高器件的击穿电压。梳状p型栅极是由p型半导体帽层以及栅金属层组成。通过p型半导体帽层耗尽沟道2deg,使器件实现增强型。通过引入梳状结构，在梳状的空隙间保留高浓度的2deg，因此提高了器件的饱和电流。相比于传统条状p型栅极，梳状p型栅极能够使器件实现增强型的同时获得高的饱和电流。另外，由于梳状栅极能够在高压下使电场分布更加均匀，减弱栅极电场集中效应，提高器件的击穿电压。同时，器件在沟道层下方引入p型埋层，能够防止电子进入缓冲层，减小缓冲的泄漏电流，进一步提高器件的耐压特性。
37.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
38.以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。