一种碳化硅JFET元胞结构及其制作方法与流程

一种碳化硅jfet元胞结构及其制作方法
技术领域
1.本技术属于半导体器件技术领域，具体涉及一种碳化硅jfet元胞结构及其制作方法。


背景技术：

2.碳化硅材料作为宽禁带半导体材料，比硅材料具有更优异的特性，禁带宽度是硅的3倍，临界击穿电场是硅的10倍，热导率是硅的4倍。使用碳化硅材料制成的功率器件比硅器件具有更高的工作频率、更小的损耗以及更高的工作温度和功率密度，热别适合应用于高压、大功率、高温、抗辐射的电力电子器件中。
3.近年来，碳化硅金属氧化物场效应晶体管（简称为sic mosfet）被推向功率器件市场。在相同耐压能力下，sic mosfet比传统的硅绝缘栅双极场效应晶体管（简称为si igbt）具有更高的工作温度、更低的开关损耗以及更高的开关频率。虽然sic mosfet性能优异，但是sic mosfet器件的栅氧可靠性在高温高压条件下受到了严重影响，没有能够充分发挥碳化硅材料的特性。此外，sic mosfet寄生二极管反向恢复速度相对较差，在快速的开关频率下，体二极管的反向恢复损耗对sic mosfet器件的开关损耗占比大，严重限制了sic mosfet器件性能的发挥。如何解决碳化硅器件在高温高压条件下的可靠性并降低器件的开关损耗，成为了亟待解决的技术问题。
4.结型场效应晶体管（jfet）是一种通过在pn结端施加电压来改变沟道导电性，从而实现对漏源极电流控制的耗尽型器件。碳化硅jfet器件具有驱动简单、不含栅氧化层、可靠性高等优势，非常适合与在高温高压条件下使用，在功率器件领域有广泛的应用前景。


技术实现要素：

5.为了解决背景技术中的至少一个技术问题，本发明提出了一种碳化硅jfet元胞结构，利用pn结的耗尽作用实现导电沟道的开关作用，减少了栅极氧化层结构，提升了器件的可靠性，同时p+欧姆注入区在碳化硅n-第二外延层中形成交错布置，增加了电流流通面积，减小器件导通电阻。
6.根据本发明的第一个方面，本发明首先提供了一种碳化硅jfet元胞结构，所述元胞结构包括碳化硅n+衬底层、碳化硅n-第一外延层、p掺杂区、碳化硅n-第二外延层、p+欧姆注入区、p+栅极注入区、栅电极区、绝缘介质层、欧姆接触区、肖特基接触区、发射极和集电极；所述碳化硅n-第一外延层与所述p+栅极注入区间的区域为导电沟道；所述碳化硅n-第一外延层位于所述碳化硅n+衬底层的上表面；所述碳化硅n-第二外延层位于所述碳化硅n-第一外延层的上表面，所述碳化硅n-第二外延层的厚度小于所述碳化硅n-第一外延层的厚度；所述p掺杂区位于所述碳化硅n-第一外延层的上表面下方；所述p+欧姆注入区位于所述碳化硅n-第二外延层内，所述p+欧姆注入区在所述碳化硅n-第二外延层中交错分布；
所述欧姆接触区位于所述碳化硅n-第二外延层上方和所述元胞结构中间区域的所述p+欧姆注入区的上方，并在所述元胞结构两侧为条形分布；所述肖特基接触区位于所述碳化硅n-第二外延层的上方，并处于两个所述栅电极区之间；所述欧姆接触区与所述肖特基接触区在所述元胞结构中间区域重复间隔分布，形成混合二极管布局。
7.进一步的，所述p+欧姆注入区位于所述绝缘介质层两侧，p+欧姆注入区深度大于或等于所述碳化硅n-第二外延层的厚度；所述p+栅极注入区位于所述碳化硅n-第二外延层内，所述p+栅极注入区的厚度小于所述碳化硅n-第二外延层的厚度；所述栅电极区位于所述碳化硅n-第二外延层上方，所述绝缘介质层位于所述栅电极区，并包裹栅电极材料；所述发射极于所述欧姆接触区、所述绝缘介质层和所述肖特基接触区上方分布；所述集电极位于所述碳化硅n+衬底层的下方。
8.进一步的，所述p+欧姆注入区位于所述绝缘介质层两侧，p+欧姆注入区深度大于或等于所述碳化硅n-第二外延层的厚度；所述p+栅极注入区位于所述碳化硅n-第二外延层内，所述p+栅极注入区的厚度小于所述碳化硅n-第二外延层的厚度；所述栅电极区位于所述碳化硅n-第二外延层上方，所述绝缘介质层位于所述栅电极区，并包裹栅电极材料；所述发射极于所述欧姆接触区、所述绝缘介质层和所述肖特基接触区上方分布；所述集电极位于所述碳化硅n+衬底层的下方。
9.进一步的，所述肖特基接触区设置于元胞中间区域空白区域的上方。
10.进一步的，所述欧姆接触区的宽度为元胞边界至绝缘介质层之间的宽度。
11.进一步的，所述碳化硅n+衬底层的掺杂杂质为n，所述碳化硅n-第一外延层的掺杂杂质为n，所述p掺杂区的掺杂杂质为al，所述碳化硅n-第二外延层的掺杂杂质为n，所述p+欧姆注入区的掺杂杂质为al，所述p+欧姆注入区的深度大于或等于所述碳化硅n-第二外延层的厚度；所述p+栅极注入区的掺杂杂质为al。
12.进一步的，所述p掺杂区分布在所述元胞结构的两侧，并从两侧向内延伸至短于或等于栅极，并靠近元胞中间一侧边沿下方。
13.进一步的，所述p+栅极注入区在所述元胞结构上为条形分布，贯穿整个所述元胞结构。
14.进一步的，所述p+栅极注入区分布在元胞内两个所述p+欧姆注入区之间。
15.根据本发明的第二个方面，本发明还提供了一种碳化硅jfet元胞结构的制作方法，包括如下步骤：步骤1、获取碳化硅n+衬底层；步骤2、在碳化硅n+衬底层上外延生长出碳化硅n-第一外延层；步骤3、在碳化硅n-第一外延层表面制作离子注入阻挡层进行al离子注入，注入后在高温条件进行离子激活，形成p掺杂区；
步骤4、在碳化硅n-第一外延层上表面外延生长出碳化硅n-第二外延层；步骤5、在碳化硅n-第二外延层表面制作离子注入阻挡层，在指定区域进行al离子注入，形成高浓度p+欧姆注入区；步骤6、在步骤5的基础上，重新制作离子注入阻挡层，在指定区域进行al离子注入，形成高浓度p+栅极离子注入区，注入后在高温条件下进行离子激活，在元胞内形成p+欧姆注入区和p+栅极离子注入区；步骤7、在碳化硅n-第二外延层表面沉积多晶硅，并蚀刻，形成栅电极区，制作栅极电极；在碳化硅n-第二外延层表面及栅极电极表面沉积绝缘介质层，并蚀刻，形成绝缘介质层；步骤8、沉积欧姆接触金属材料，在元胞两侧及元胞中间位置除p+欧姆注入区以外区域进行蚀刻，去除欧姆接触金属材料，并退火，在元胞表面形成欧姆接触区；在元胞中间除p+欧姆注入区以外区域进行肖特基金属材料沉积，并退火，在肖特基区域形成肖特基接触区；步骤9、沉积电极金属，形成发射极；步骤10、在碳化硅n+衬底层远离碳化硅n-第一衬底层方向沉积电极金属，形成集电极。
16.通过本技术实施例，可以实现如下技术效果：（1）利用pn结的耗尽作用来实现导电沟道的开关作用，减少了栅极氧化层结构，大大提升了器件的可靠性；（2）p+欧姆注入区在碳化硅n-第二外延层中形成交错布置，增加了电流导通面积，减小器件导通电阻；（3）元胞中间区域形成pn二极管与肖特基二极管的交错分布，减小反向恢复时间；同时，因pn二极管中的p+欧姆注入区的阻挡作用，降低器件关闭时在肖特基界面区域所受电场，从而降低了器件漏电流；（4）碳化硅jfet元胞结构的制作方法与现有晶圆制造工艺兼容，工艺简单，成本低，适合于大规模生产。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
18.图1为本发明中的一种碳化硅jfet元胞结构示意图；图2至3为本发明中的一种碳化硅jfet元胞结构的剖线a-a’示意图及对应的剖面图；图4至5为本发明中的一种碳化硅jfet元胞结构的剖线b-b’示意图及对应的剖面图；图6至7为本发明中的一种碳化硅jfet元胞结构的剖线c-c’示意图及对应的剖面图；
图8为本发明中的一种碳化硅jfet元胞结构制作方法流程图；图9至20为本发明中的一种碳化硅jfet元胞结构制作方法各步骤中间产物的结构示意图。
19.附图标识：1-碳化硅n+衬底层，2-碳化硅n-第一外延层，3-p掺杂区，4-碳化硅n-第二外延层，5-p+欧姆注入区，6-p+栅极注入区，7-栅电极区，8-绝缘介质层，9-欧姆接触区，10-肖特基接触区，11-发射极，12-集电极。
具体实施方式
20.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本技术保护的范围。
21.根据本发明的一个实施例，图1为本发明中的一种碳化硅jfet元胞结构示意图，如图1所示，元胞结构包括碳化硅n+衬底层、碳化硅n-第一外延层、p掺杂区、碳化硅n-第二外延层、p+欧姆注入区、p+栅极注入区、栅电极区、绝缘介质层、欧姆接触区、肖特基接触区、发射极和集电极；碳化硅n-第一外延层与p+栅极注入区间的区域为导电沟道；碳化硅n-第一外延层位于碳化硅n+衬底层的上表面；碳化硅n-第二外延层位于碳化硅n-第一外延层的上表面，碳化硅n-第二外延层的厚度小于碳化硅n-第一外延层的厚度；p掺杂区位于碳化硅n-第一外延层的上表面下方；p+欧姆注入区位于碳化硅n-第二外延层内，p+欧姆注入区在碳化硅n-第二外延层中交错分布；欧姆接触区位于碳化硅n-第二外延层上方和元胞结构中间区域的p+欧姆注入区的上方，并在元胞结构两侧为条形分布；肖特基接触区位于碳化硅n-第二外延层的上方，并处于两个栅电极区之间；欧姆接触区与肖特基接触区在元胞结构中间区域重复间隔分布，形成混合二极管布局。
22.在本实施例中，利用pn结的耗尽作用来实现导电沟道的开关作用，减少了栅极氧化层结构，大大提升了器件的可靠性；p+欧姆注入区在碳化硅n-第二外延层中形成交错布置，增加了电流导通面积，减小器件导通电阻；根据本发明的一个实施例，p+欧姆注入区位于绝缘介质层两侧，p+欧姆注入区深度大于或等于碳化硅n-第二外延层的厚度；p+栅极注入区位于碳化硅n-第二外延层内，p+栅极注入区的厚度小于碳化硅n-第二外延层的厚度；栅电极区位于碳化硅n-第二外延层上方，绝缘介质层位于栅电极区，并包裹栅电极材料；发射极于欧姆接触区、绝缘介质层和肖特基接触区上方分布；集电极位于碳化硅n+衬底层的下方。
23.根据本发明的一个实施例，p+欧姆注入区位于绝缘介质层两侧，p+欧姆注入区深
度大于或等于碳化硅n-第二外延层的厚度；p+栅极注入区位于碳化硅n-第二外延层内，p+栅极注入区的厚度小于碳化硅n-第二外延层的厚度；栅电极区位于碳化硅n-第二外延层上方，绝缘介质层位于栅电极区，并包裹栅电极材料；发射极于欧姆接触区、绝缘介质层和肖特基接触区上方分布；集电极位于碳化硅n+衬底层的下方。
24.根据本发明的一个实施例，肖特基接触区设置于元胞中间区域空白区域的上方。
25.在本实施例中，元胞中间区域形成pn二极管与肖特基二极管的交错分布，减小反向恢复时间；同时，因pn二极管中的p+欧姆注入区的阻挡作用，降低器件关闭时在肖特基界面区域所受电场，从而降低了器件漏电流。
26.根据本发明的一个实施例，欧姆接触区的宽度为元胞边界至绝缘介质层之间的宽度。
27.根据本发明的一个实施例，碳化硅n+衬底层的掺杂杂质为n，碳化硅n-第一外延层的掺杂杂质为n，p掺杂区的掺杂杂质为al，碳化硅n-第二外延层的掺杂杂质为n，p+欧姆注入区的掺杂杂质为a1，p+欧姆注入区的深度大于或等于碳化硅n-第二外延层的厚度；p+栅极注入区的掺杂杂质为al。
28.根据本发明的一个实施例，p掺杂区分布在元胞结构的两侧，并从两侧向内延伸至短于或等于栅极，并靠近元胞中间一侧边沿下方。
29.根据本发明的一个实施例，p+栅极注入区在元胞结构上为条形分布，贯穿整个元胞结构。
30.根据本发明的一个实施例，p+栅极注入区分布在元胞内两个p+欧姆注入区之间。
31.根据本发明的一个实施例，图2至3为本发明中的一种碳化硅jfet元胞结构的剖线a-a’示意图及对应的剖面图；图4至5为本发明中的一种碳化硅jfet元胞结构的剖线b-b’示意图及对应的剖面图；图6至7为本发明中的一种碳化硅jfet元胞结构的剖线c-c’示意图及对应的剖面图；图8为本发明中的碳化硅jfet元胞结构制作方法流程图，图9至20为本发明制作方法的各步骤中间产物的结构示意图，一种碳化硅jfet元胞结构的制作方法，具体包括以下步骤：步骤1、获取碳化硅n+衬底层，如图9所示；步骤2、在碳化硅n+衬底层上外延生长出碳化硅n-第一外延层，如图10所示；步骤3、在碳化硅n-第一外延层表面制作离子注入阻挡层进行al离子注入，注入后在高温条件进行离子激活，形成p掺杂区，如图11所示；步骤4、在碳化硅n-第一外延层上表面外延生长出碳化硅n-第二外延层，如图12所示；步骤5、在碳化硅n-第二外延层表面制作离子注入阻挡层，在指定区域进行al离子注入，形成高浓度p+欧姆注入区，如图13所示；步骤6、在步骤5的基础上，重新制作离子注入阻挡层，在指定区域进行al离子注入，形成高浓度p+栅极离子注入区，注入后在高温条件下进行离子激活，在元胞内形成p+欧姆注入区和p+栅极离子注入区，如图14所示；
步骤7、在碳化硅n-第二外延层表面沉积多晶硅，并蚀刻，形成栅电极区，制作栅极电极，如图15所示；在碳化硅n-第二外延层表面及栅极电极表面沉积绝缘介质层，并蚀刻，形成绝缘介质层，如图16所示；步骤8、沉积欧姆接触金属材料，在元胞两侧及元胞中间位置除p+欧姆注入区以外区域进行蚀刻，去除欧姆接触金属材料，并退火，在元胞表面形成欧姆接触区，如图17所示；在元胞中间除p+欧姆注入区以外区域进行肖特基金属材料沉积，并退火，在肖特基区域形成肖特基接触区，如图18所示；步骤9、沉积电极金属，形成发射极，如图19所示；步骤10、在碳化硅n+衬底层远离碳化硅n-第一衬底层方向沉积电极金属，形成集电极，如图20所示。
32.本发明通过对碳化硅jfet元胞结构进行优化，将p+欧姆注入区与碳化硅n-第二外延层在空间上形成交错布置，增加了导通电流面积，减小器件比导通电阻。此外，在元胞中间区域形成pn二极管与肖特基二极管的交错分布，在减小反向恢复时间的同时，降低器件关闭时的反向漏电流。本发明还提供了制备该元胞结构器件的工艺方法，该方法与现有晶圆制造工艺兼容，工艺简单，成本低，适合于大规模生产。
33.专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置和设备的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
34.在本技术所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。
35.本领域技术人员应当理解，本技术中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
36.应理解，本发明的发明内容及实施例中各步骤的序号的大小并不绝对意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。