晶体管、半导体结构及其制作方法与流程

本公开涉及半导体，尤其涉及一种晶体管、半导体结构及其制作方法。

背景技术：

1、随着半导体技术的发展，动态随机存储器(英文全称dynamic random accessmemory，英文简称dram)因其具有较高的存储密度以及较快的读写速度被广泛地应用在各种电子设备中。

2、动态随机存储器通常包括多个存储单元，每个存储单元包括晶体管(transistor)和电容器(capacitor)。晶体管通常包括源区、漏区，位于源区和漏区之间的沟道区，与沟道区相对的栅极，以及设置在栅极与沟道区之间的介质层。晶体管利用栅极所形成的电场，控制沟道区内感应电荷的多少，进而改变沟道区的状态，从而达到控制漏区电流的效果。然而，上述晶体管的关态漏电流较大，影响晶体管的性能。

技术实现思路

1、鉴于上述问题，本公开实施例提供一种晶体管、半导体结构及其制作方法，用于减小晶体管的关态漏电流，提高晶体管的性能。

2、根据一些实施例，本公开第一方面提供一种晶体管，其包括：衬底、设置在所述衬底上的介质层、位于所述介质层内的有源层和栅极；所述有源层包括源区、漏区，以及位于所述源区和所述漏区之间的沟道区；所述有源层完全嵌入所述介质层中，并且所述有源层和所述衬底不是同一种材料；沿第一方向，所述栅极与所述有源层间隔设置，且所述栅极设置在所述有源层远离所述衬底的一侧。

3、在一些可能的实施例中，所述晶体管还包括位于所述介质层内的源极和漏极，沿第二方向，所述源极和所述漏极分别设置在所述栅极的两侧，且所述源极与所述源区相接触，所述漏极与所述漏区相接触，所述第二方向与所述第一方向交叉。

4、在一些可能的实施例中，所述晶体管还包括设置在所述有源层朝向所述衬底的表面上的阻挡层，所述阻挡层与所述源极和所述漏极正对。

5、在一些可能的实施例中，所述阻挡层包括分立设置的第一阻挡块和第二阻挡块，所述第一阻挡块与所述源极正对，所述第二阻挡块与所述漏极正对。

6、在一些可能的实施例中，所述第一阻挡块在所述有源层上的正投影与所述源极在所述有源层上的正投影相重合；所述第二阻挡块在所述有源层上的正投影与所述漏极在所述有源层上的正投影相重合。

7、在一些可能的实施例中，所述阻挡层的材质包括氮化硅或者碳化硅。

8、在一些可能的实施例中，所述有源层包括凹陷部，所述凹陷部的开口背离所述衬底，所述凹陷部的开口边缘设有沿所述第二方向延伸的凸缘；所述源极和所述漏极分别与所述凸缘相接触，所述栅极与所述凹陷部正对。

9、在一些可能的实施例中，所述凸缘朝向所述衬底的表面上设置有第三阻挡块和第四阻挡块，所述第三阻挡块与所述源极正对，所述第四阻挡块与所述漏极正对；所述第三阻挡块朝向所述衬底的端面、所述第四阻挡块朝向所述衬底的端面，以及所述凹陷部朝向所述衬底的表面齐平。

10、在一些可能的实施例中，所述有源层的材质包括铟镓锌氧化物，和/或所述介质层的材质为氧化硅。

11、在一些可能的实施例中，所述源极和所述漏极均包括第一导电层，以及覆盖所述第一导电层侧面和朝向所述衬底的端面的第二导电层，所述第二导电层与所述源区以及所述漏区相接触；所述栅极包括第三导电层，以及设置在所述第三导电层朝向所述衬底的表面上的第四导电层。

12、本公开实施例提供的晶体管至少具有如下优点：

13、本公开实施例提供的晶体管，有源层完全嵌入介质层中，且有源层的材质与衬底的材质不同，通过调整有源层的材质，并利于介质层在退火过程中为有源层提供氧离子，可以降低有源层内氧空位的缺陷密度，抑制有源层内沟道区中的电子与空穴的复合，从而减小晶体管的关态漏电流，提高晶体管阈值电压的可控性、均一性，以提高晶体管的性能。

14、根据一些实施例，本公开第二方面提供一种半导体结构，包括至少一个存储单元，所述存储单元包括两个如上所述的晶体管，两个所述晶体管中一个所述晶体管的源区或者所述漏区与另一个所述晶体管的所述栅极电连接。

15、本公开实施例提供的半导体结构至少具有如下优点：

16、本公开实施例提供的半导体结构中，通过两个晶体管中一个晶体管的源区或者漏区与另一个晶体管的栅极电连接，形成2t0c的存储单元，可以提高存储单元的集成密度。同时，有源层完全嵌入介质层中，且有源层的材质与衬底的材质不同，通过调整有源层的材质，并利于介质层在退火过程中为有源层提供氧离子，可以降低有源层内氧空位的缺陷密度，抑制有源层中的电子与空穴的复合，从而减小晶体管的关态漏电流，提高晶体管阈值电压的可控性、均一性，以提高晶体管的性能，并提高存储单元的保持时间。

17、根据一些实施例，本公开第三方面提供一种半导体结构的制作方法，其包括：

18、提供衬底；

19、在所述衬底上形成依次层叠设置的第一介质层、有源层和第二介质层，所述有源层包括源区、漏区，以及位于所述源区和所述漏区之间的沟道区，所述有源层和所述衬底不是同一种材料；

20、在所述第二介质层上形成栅极；

21、在所述第二介质层上形成第三介质层，所述第三介质层还覆盖所述栅极的侧面。

22、在一些可能的实施例中，在所述衬底上形成依次层叠设置的第一介质层、有源层和第二介质层，所述有源层包括源区、漏区，以及位于所述源区和所述漏区之间的沟道区，所述有源层和所述衬底不是同一种材料，包括：

23、在所述衬底上沉积第一介质层，所述第一介质层覆盖所述衬底的表面；

24、在所述第一介质层上沉积有源层；

25、在所述有源层上沉积第二介质层，所述第二介质层覆盖所述有源层背离所述衬底的表面。

26、在一些可能的实施例中，在所述第二介质层上形成第三介质层，所述第三介质层还覆盖所述栅极的侧面之后，还包括：

27、刻蚀所述第三介质层和所述第二介质层，在所述栅极的两侧分别形成第一填充孔和第二填充孔，所述第一填充孔暴露所述源区，所述第二填充孔暴露所述漏区；

28、在所述第一填充孔内形成源极，并在所述第二填充孔内形成漏极。

29、在一些可能的实施例中，在所述衬底上形成依次层叠设置的第一介质层、有源层和第二介质层，所述有源层包括源区、漏区，以及位于所述源区和所述漏区之间的沟道区，所述有源层和所述衬底不是同一种材料，包括：

30、在所述衬底上沉积第一介质层，所述第一介质层覆盖所述衬底的表面；

31、刻蚀所述第一介质层，形成间隔设置的第一凹槽和第二凹槽，所述第一凹槽与所述源极相对，所述第二凹槽与所述漏极相对；

32、在所述第一凹槽内和所述第二凹槽内沉积阻挡层，所述阻挡层填平所述第一凹槽和所述第二凹槽；

33、在所述阻挡层和所述第一介质层上沉积有源层，所述有源层覆盖所述阻挡层背离所述衬底的表面；

34、在所述有源层上沉积第二介质层，所述第二介质层覆盖所述有源层背离所述衬底的表面。

35、在一些可能的实施例中，在所述第一凹槽内和所述第二凹槽内沉积阻挡层，所述阻挡层填平所述第一凹槽和所述第二凹槽之后，还包括：

36、刻蚀所述第一介质层，形成第三凹槽，所述第三凹槽位于所述第一凹槽和所述第二凹槽之间；

37、在所述阻挡层和所述第一介质层上沉积有源层，所述有源层覆盖所述阻挡层背离所述衬底的表面，包括：

38、在所述第三凹槽的侧壁和槽底、所述阻挡层，以及所述第一介质层上沉积有源层，位于所述第三凹槽内的所述有源层形成第四凹槽；

39、在所述有源层上沉积第二介质层，所述第二介质层覆盖所述有源层背离所述衬底的表面，包括：

40、在所述第四凹槽的侧壁和槽底，以及所述有源层上沉积第二介质层，所述第二介质层填充满所述第四凹槽，且覆盖所述有源层背离所述衬底的表面。

41、在一些可能的实施例中，在所述衬底上形成依次层叠设置的第一介质层、有源层和第二介质层，所述有源层包括源区、漏区，以及位于所述源区和所述漏区之间的沟道区，所述有源层和所述衬底不是同一种材料，包括：

42、在所述衬底上沉积第一介质层，所述第一介质层覆盖所述衬底的表面；

43、刻蚀所述第一介质层，形成第五凹槽，所述第五凹槽与所述栅极相对；

44、在所述第五凹槽的侧壁和槽底，以及所述第一介质层上沉积有源层，位于所述第五凹槽内的所述有源层形成第六凹槽；

45、在所述第六凹槽的侧壁和槽底，以及所述有源层上沉积第二介质层，所述第二介质层填充满所述第六凹槽，且覆盖所述有源层背离所述衬底的表面。

46、本公开实施例提供的半导体结构的制作方法至少具有如下优点：

47、本公开实施例提供的半导体结构的制作方法中，有源层位于第一介质层和第二介质层之间，并由第一介质层覆盖有源层朝向衬底的表面，由第二介质层覆盖有源层背离衬底的表面，且有源层的材质与衬底的材质不同。通过调整有源层的材质，并利于第一介质层和第二介质层在退火过程中为有源层提供氧离子，可以降低有源层的氧空位的缺陷密度，抑制有源层中的电子与空穴(氧空位)的复合，从而改善有源层的性能，减小晶体管的关态漏电流，提高晶体管阈值电压的可控性、均一性，以提高晶体管的性能。