1.一种半导体封装(10，10’，10”，1000)，包括：
2.如权利要求1所述的半导体封装(10，10’，10”，1000)，还包括：
3.如权利要求1或权利要求2所述的半导体封装(10，10’，10”，1000)，其中所述至少一个控制接触焊盘(15)被与所述低压接触焊盘(12)布置在共同平面中，或者其中所述至少一个控制接触焊盘(15)被与所述高压接触焊盘(13)和/或与所述输出接触焊盘(14)布置在共同平面中。
4.如权利要求1至3中任何一项所述的半导体封装(10，10’，10”，1000)，其中所述低压接触焊盘(12)、所述高压接触焊盘(13)和所述输出接触焊盘(14)每个具有分别小于或等于所述第一引线(18)、所述第二引线(22)和所述第三引线(23)的厚度的宽度以及小于所述封装(10，10’，10”，1000)的所述下表面(11)的长度的长度。
5.如权利要求1至4中任何一项所述的半导体封装(10，10’，10”，1000)，其中
6.如权利要求1至5中任何一项所述的半导体封装(10，10’，10”，1000)，其中所述第三引线(23)包括凹部(42)，所述第二晶体管装置(26)被布置在所述凹部(42)中。
7.如权利要求5或权利要求6所述的半导体封装(10，10’，10”)，其中所述第一晶体管装置(25)还包括所述第二主表面(29)上的第一栅极焊盘(37)，并且所述第二晶体管装置(26)还包括所述第二主表面(32)上的第二栅极焊盘(40)。
8.如权利要求7所述的半导体封装(10，10’，10”)，其中所述控制装置(27)被安装在所述第一引线(18)上。
9.如权利要求7或权利要求8所述的半导体封装(10，10’，10”)，其中所述控制装置(27)通过接合线(55)按照电气方式连接到所述第一栅极焊盘(37)、所述第二栅极焊盘(40)和所述控制焊盘。
10.如权利要求5或权利要求6所述的半导体封装(100)，其中所述第一晶体管装置(25)还包括所述第一主表面(28)上的第一栅极焊盘(37)，并且所述第二晶体管装置(26)还包括所述第二主表面(32)上的第二栅极焊盘(40)。
11.如权利要求10所述的半导体封装(100)，其中所述第三引线(23)由引线框架(101)提供，所述引线框架(101)包括电绝缘材料(102)，导电轨迹(103)和所述控制焊盘(15)被形成在所述电绝缘材料(102)上，并且所述控制装置(27)被安装在所述引线框架(101)上。
12.如权利要求10或权利要求111所述的半导体封装(100)，其中所述第一栅极焊盘(37)和所述第二栅极焊盘(40)通过接合线(55)连接到所述引线框架(101)的所述导电轨迹(103)，并且所述控制装置(27)通过接合线(55)被连接到所述控制焊盘(15)和/或导电轨迹(103)。
13.如权利要求1至12中任何一项所述的半导体封装(10，10’，10”，1000)，包括：第一半桥电路和第二半桥电路，按照电气方式耦合以形成全桥电路。
14.一种加工半导体封装(10，10’，10”)的方法，所述方法包括：
15.一种加工半导体封装(100)的方法，所述方法包括：