超结MOSFET元胞结构的工艺方法与流程

本发明涉及半导体器件及工艺制造领域，特别是涉及一种基于碳化硅衬底的超结mosfet元胞结构的工艺方法。

背景技术：

1、sic mosfet技术是一种基于碳化硅材料的功率半导体器件技术，具有高温、高压、高频等优异的特性，逐渐成为下一代功率电子器件的研究热点之一。

2、长期以来，碳化硅一直被认为具有独特的特性，这使得它具有比其他常用半导体材料如硅(si)、砷化镓(gaas)和磷化铟(inp)形成的半导体器件更优越的特性。碳化硅具有宽的带隙、高的熔点、低的介电常数、高的击穿场强、高的导热系数和高的饱和电子漂移速度。这些特性使碳化硅制成的器件有可能在更高的温度、更高工作频率及更高的功率级别以及其他一些由其他半导体材料制成的器件无法工作的情况下工作。碳化硅是一种颠覆性的技术，随着新能源汽车、光伏储能领域的发展，它正在取代硅基技术的地位，开始受到市场的广泛关注。不同厂商的sic mosfet的工艺及结构不断的在进步，产品性能也在不断的提高。

3、sic mosfet的器件结构主要包括：沟道区、源极区和漏极区和栅极区。沟道区由p型sic构成，源极区为n+型sic构成，漏极区有n+掺杂sic衬底和金属接触层构成，栅极区是金属或者多晶硅（poly）构成，其工作原理是通过改变栅极电压，控制沟道区的导电特性，从而控制漏极区的电流。

4、一种垂直沟道的sic mosfet具有低导通电阻和高温范围，形成于碳化硅衬底的正面，在n+衬底上方形成n-漂移层，然后是p-沟道层。沟槽栅极穿透p-沟道层，并且形成n +源极区。金属源电极和漏电极分别位于管芯的顶部和底部。这种沟槽架构有时称为umos（u形栅极），以区别于平面dmos（vdmos）设计。

5、自2010年以来，碳化硅功率mosfet市场显著扩大，随着sic在汽车、光伏、铁路等多个市场取代硅技术，许多新的参与者已经进入市场，有望实现两位数的复合年增长率。通常，sic功率mosfet的工作电压为1200或1700v，旨在某些领域取代igbt技术。

6、目前有平面sic mosfet技术经过逐代发展切换到沟槽栅结构，元胞尺寸能缩小到2um，一种tmos沟槽sic mosfet的结构原胞尺寸也能达到3.3um。

7、近年来，sic mosfet技术不断发展，主要体现在以下几个方面：

8、1.提高器件性能：通过优化sic mosfet的工艺流程和器件的pitch（元胞）结构，如沟槽结构、超结结构等，实现了sic mosfet的低漏电流、高开关速度、低导通电阻和低开关损耗等性能的提升。

9、2.封装技术的改进：封装技术是影响sic mosfet性能和可靠性的重要因素之一。现在，常用的sic mosfet封装技术有to-220、to-247、d2pak等，而最新的封装技术则采用sic基底、无银焊料、烧结等高端技术，可以有效提高器件工作结温和散热性能。

10、3.应用拓展：sic mosfet技术在电动汽车、太阳能逆变器、风能逆变器、高速列车、电网电力传输等领域得到了广泛应用。随着技术不断发展，sic mosfet将在更多的应用场景中得到应用。

11、比导通电阻值(ron,sp)是评价单极型功率器件性能的重要指标，其物理意义为器件导通电阻乘以芯片有源区(有效导通区域)面积，数值越小表示技术水平越高，即相同导通电阻值产品所需的芯片面积越小。

12、超结(super junction)结构就是交替排列的n型立柱和p型立柱的结构。如果用超结结构来取代 vdmos (vertical double-diffused metal-oxide-semiconductor，垂直双扩散mos晶体管)器件中的n型漂移区，在导通状态下提供导通通路(只有n型立柱提供通路，p型立柱不提供)，在截止状态下承受反偏电压(pn立柱共同承受)，就形成了超结mosfet。超结mosfet能在反向击穿电压与传统的vdmos器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。超结结构中，n型立柱中的n型杂质分布、p型立柱中的p型杂质分布、以及交替排列的n型立柱中n型杂质分布和p型立柱中p型杂质分布的匹配，会影响超结半导体器件的特性，包括其反向击穿电压和雪崩电流耐量以及关断特性。一般的超结半导体器件都采用使交替排列的n型立柱和p型立柱达到最佳电荷平衡的设计，以取得最大的反向击穿电压，但这样的条件下器件的雪崩电流耐量不够，而且在关断过程中时间太短，易于造成应用中的回路的震荡，造成应用系统的电磁干扰大甚至造成电路损坏。

13、在保证器件性能的情况下，尽量缩小mosfet器件元胞尺寸是业界努力发展的方向。一种传统的平面型sic mosfet元胞结构如图1所示，为了减小器件比导通电阻，图1中所示结构为沟槽栅结构的元胞结构，为了降低栅氧电场强度，在沟槽的两侧形成p型柱结构。

14、现有技术中，图1中的沟槽栅结构元胞结构的制作工艺是在沟槽两侧是注入al形成p型柱（p-pillar）结构，该p型pillar结构作用为降低沟槽栅极氧化层电场。由于al的原子量较大，注入的结深一般在0.5～2.0um，深度不是很大，效果不是很理想。

技术实现思路

1、本发明所要解决的技术问题在于提供一种超结mosfet元胞结构，性能、可靠性更高。

2、本发明还要解决的技术问题在于提供制作所述超结mosfet元胞结构的工艺方法。

3、为解决上述问题，本发明所述的一种超结mosfet元胞结构，其元胞包含：

4、所述的超结mosfet形成于一半导体衬底上的外延层中，在所述的外延层中包含下层的n型外延层和位于n型外延层之上的p型外延层；所述p型外延层的厚度由n型杂质的注入深度决定；

5、所述p型外延层中包含有栅极沟槽，所述栅极沟槽内壁覆盖栅介质层并填充满多晶硅形成沟槽栅极；

6、在所述栅极沟槽两侧具有所述超结mosfet元胞结构的超结结构，所述超结结构是在p型外延层中通过高能n型离子注入使注入区域的p型外延层反型为n型，剩余的p型外延层形成超结p柱。

7、所述的外延层掺杂浓度为8e15～1e16cm-3；所述n型外延层的厚度为3～10um，所述p型外延层的厚度为2～7um；所述n型外延层与p型外延层的合并总厚度为10～12um。

8、所述的n型外延层和p型外延层的浓度为一致的，或者是多层不同掺杂浓度或渐变掺杂浓度的p型外延层；所述p型外延层的厚度取决于离子注入机的注入能量，当离子注入机的注入能量更高时，p型外延层采用更厚的厚度，以实现更深的p柱。

9、本发明所述的超结mosfet元胞结构的工艺方法，包含：

10、提供一半导体衬底，所述半导体衬底包括正面以及与所述正面相对的背面；所述半导体衬底的正面上还覆盖一层n型外延层；在所述n型外延层表面再形成一层p型外延层；

11、形成第一硬掩模层，进行光刻及刻蚀工艺，打开硬掩模上有源区的n+注入区的注入窗口，进行离子注入形成重掺杂n型注入区；再打开硬掩模上有源区的p+注入区的注入窗口，进行离子注入形成重掺杂p型注入区；

12、淀积第二硬掩模层，打开所述第二硬掩模层的超结结构的注入区，对p型外延层进行高能n型离子的注入，使注入区反型为n型，注入区之外的剩余p型外延层形成超结p柱；

13、完成沟槽栅极的制作，形成正面互连以及背面工艺。

14、进一步地，所述的半导体衬底及外延层包含碳化硅衬底或氮化镓衬底、锗硅衬底；所述外延层掺杂浓度为8e15～1e16cm-3；所述n型外延层的厚度为3～10um，所述p型外延层的厚度为2～7um；所述p型外延层的厚度根据n型杂质的注入深度来确定；所述n型外延层与p型外延层的合并总厚度为10～12um。

15、进一步地，所述的n型外延层和p型外延层的浓度为一致的，或者是多层不同掺杂浓度或渐变掺杂浓度的p型外延层。

16、进一步地，所述的第二硬掩模层为金属材质，其厚度为2～5um。

17、进一步地，所述的金属材质为镍。

18、进一步地，所述的第二硬掩模层为氧化硅层，或者是多晶硅层，进行高能量的n型离子注入时，以氧化硅层或者是多晶硅层作为第二硬掩模层需要更厚的厚度。

19、进一步地，所述的完成沟槽栅极的制作，形成正面互联以及背面工艺包含：

20、淀积第三硬掩模层，光刻及刻蚀打开沟槽的刻蚀窗口，对外延层进行刻蚀形成所述超结mosfet元胞结构的栅极沟槽，淀积牺牲氧化层及栅介质层；在所述的栅极沟槽内填充多晶硅并回刻，形成所述超结mosfet元胞结构的沟槽栅极；

21、淀积层间介质，形成源极引出接触孔，形成接触引出硅化物及退火；形成沟槽栅极的接触引出；淀积金属层并刻蚀形成正面互连；淀积钝化层；

22、进行晶圆背面减薄工艺，淀积背面金属层，形成背面电极。

23、进一步地，所述的高能n型离子注入，为原子量较小的氮离子；在相同的注入能量下能注入更深的深度，相对形成更深的p柱。

24、本发明超结pitch结构创新之处在于其形成过程不是通过注入al形成p型的pillar结构，而是通过注入氮（n）反型p型的外延层；由于氮（n）原子量更低，同样的注入能量可以形成更深的pillar，可形成更深的p柱(pillar)超结结构的sic mosfet；在优化比导通电阻基础上，和多层外延超结pitch结构比，具有更低的成本，更简化的工艺流程。