晶圆结构及芯片的制作方法

本技术实施例涉及半导体，特别涉及一种晶圆结构及芯片。

背景技术：

1、晶圆一般是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆。现阶段，在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能的半导体元件产品。

2、目前，晶圆中用于集成电路的常规互连结构通常使用铝作为金属互联，使用二氧化硅作为介质层来形成。然而，当集成电路被连续地按比例缩小时，由于高电阻和寄生布线电容，常规互连结构经常遭受互连延迟，因而限制高性能集成电路的速度。由于这些问题，相关技术中，通常在互连结构中使用铜材料代替铝材料，并使用low-k材料（k＜3.9）代替二氧化硅。铜有助于降低互连金属的电阻并增加互连结构的可靠性，而low-k材料通过提供较低的介电常数有助于减少互连结构之间的寄生电容。

3、然而， low-k材料的机械强度降低、杨氏模量下降，且层间粘附性减弱、晶圆在后续的封装工序中容易受到高应变或高应力，在这些应变或应力下，可能导致互连结构的损坏或破坏，例如导致low-k坍塌或铜和low-k的界面分层。

技术实现思路

1、本技术提供一种晶圆结构及芯片，能够避免或减轻晶圆在后续的封装工序中容易受到高应变或高应力而导致互连结构损坏或破坏，例如导致low-k坍塌或铜和low-k的界面分层的技术问题。

2、第一方面，本技术实施例提供一种晶圆结构，至少包括：层叠设置的基层以及多个介质层；还包括：键合部以及多个导电层；所述多个介质层和所述多个导电层位于所述基层和所述键合部之间；每个所述介质层对应一个所述导电层，靠近所述键合部的所述介质层的内部还设置有加强件；所述加强件在所述晶圆结构的厚度方向上的投影与靠近所述键合部的所述导电层在所述晶圆结构的厚度方向上的投影至少部分重叠。

3、本技术实施例提供的晶圆结构，晶圆结构通过在靠近键合部的介质层的内部还设置有加强件，加强件能够起到增加介质层结构强度的作用，进而能够提高介质层的可靠性。另外通过将加强件在晶圆结构的厚度方向上的投影设计为与靠近键合部的导电层在晶圆结构的厚度方向上的投影至少部分重叠，加强件能够对靠近键合部的导电层起到一定的强度支撑作用，这样能够进一步提升晶圆结构的层间结构强度。因而，本技术实施例能够避免或减轻晶圆在后续的封装工序中容易受到高应变或高应力而导致互连结构损坏或破坏，例如导致low-k坍塌或铜和low-k的界面分层的技术问题。

4、在一种可能的实现方式中，每个所述介质层的内部设置有导电通孔，所述导电通孔与对应的所述导电层相连通；靠近所述键合部的所述导电层和所述导电通孔所采用的材质为铜。

5、通过将靠近键合部的导电层所采用的材质和靠近键合部的导电通孔所采用的材质为铜，相较于相关技术中靠近键合部的导电层所采用的材质和靠近键合部的导电通孔所采用的材质为铝，铜金属层的自身强度较高，能够在较大程度上缓解键合线在键合过程中所引入的压应力，进而能够提高介质层的可靠性。

6、在一种可能的实现方式中，所述加强件在所述晶圆结构的厚度方向上的投影全部位于靠近所述键合部的所述导电层在所述晶圆结构的厚度方向上的投影内。

7、通过将加强件在晶圆结构的厚度方向上的投影设计为全部位于靠近键合部的导电层在晶圆结构的厚度方向上的投影内，整个加强件能够对靠近键合部的导电层起到强度支撑作用，进而能够更好的提升晶圆结构的层间结构强度。

8、在一种可能的实现方式中，所述加强件的数量为多个，多个所述加强件均位于靠近所述键合部的所述导电通孔的四周。

9、加强件的数量越多，对靠近键合部的导电层的强度支撑作用更强。通过将加强件的数量设计为多个，多个加强件均位于靠近键合部的导电通孔的四周，能够确保多个加强件对靠近键合部的导电层的强度支撑作用更加均衡有效，进而能够更好的提升晶圆结构的层间结构强度。

10、在一种可能的实现方式中，所述加强件所采用的材质为碳纳米管。

11、碳纳米管又名巴基管，是一种具有特殊结构(径向尺寸为纳米量级，轴向尺寸为微米量级，管子两端基本上都封口)的一维纳米级量子材料，重量轻，六边形结构连接完美，具有优秀的力学、电学和化学性能。碳纳米管主要由呈六边形排列的碳原子构成数层到数十层的同轴圆管。碳纳米管的层与层之间保持固定的距离，约0.34nm，直径一般为2~20 nm。碳纳米管根据碳六边形沿轴向的不同取向可以将其分成锯齿形碳纳米管、扶手椅型碳纳米管和螺旋型碳纳米管三种。其中，螺旋型的碳纳米管具有手性，而锯齿形碳纳米管和扶手椅型碳纳米管没有手性。

12、在一种可能的实现方式中，所述多个介质层包括依次层叠设置的：第一介质层、第二介质层、第三介质层以及第四介质层；

13、所述多个导电层包括依次层叠设置的：第一导电层、第二导电层、第三导电层以及第四导电层；

14、所述第一介质层位于所述基层和所述第二介质层之间，所述第四介质层位于所述第三介质层和所述键合部之间；

15、所述第一导电层位于所述基层和所述第二导电层之间，所述第四导电层位于所述第三导电层和所述键合部之间；

16、所述第一介质层、所述第二介质层和所述第三介质层所采用的材质至少为low-k材料，所述第四介质层所采用的材质为二氧化硅。

17、low-k材料是一种绝缘材料，具体来讲指的是一种不导电的材料。low-k材料指的是在二氧化硅掺碳和氢。low-k材料对芯片性能提升有益，通过将第一介质层、第二介质层和第三介质层所采用的材质至少设计为low-k材料，能够提升晶圆结构的性能。

18、在一种可能的实现方式中，所述第一介质层、所述第二介质层和所述第三介质层分别包括：第一部分和第二部分；

19、所述第二部分位于所述第一部分的外周；

20、所述第一部分所采用的材质为low-k材料，所述第二部分所采用的材质为二氧化硅。

21、通过将第一介质层、第二介质层和第三介质层分别设计为包括第一部分和第二部分，以第一介质层包括第一部分和第二部分为例，第一部分所采用的材质为low-k材料，第二部分位于第一部分的外周，而且，第二部分所采用的材质为二氧化硅，由于二氧化硅的机械强度较高，能够防止激光切割、塑封、点胶等工艺对第一介质层的第二部分（即切割边缘）造成影响，例如，能够避免剪切应力过大引起low-k材料发生分层。

22、在一种可能的实现方式中，靠近所述键合部的所述导电层与所述键合部之间还设置有第一镀层；

23、所述第一镀层所采用的材质为镍。

24、通过在靠近键合部的导电层与键合部之间设置第一镀层，即在靠近键合部的导电层朝向键合部的一面上设置第一镀层，第一镀层所采用的材质为镍，镍作为第一镀层能够避免或减轻铜金属容易发生氧化腐蚀的技术问题。

25、在一种可能的实现方式中，所述第一镀层与所述键合部之间还设置有第二镀层；

26、所述第二镀层所采用的材质为金。

27、通过在第一镀层与键合部之间设置第一镀层，即在第一镀层朝向键合部的一面上设置第二镀层，第二镀层所采用的材质为金，金作为第二镀层能够在第一镀层的基础上进一步避免或减轻铜金属容易发生氧化腐蚀的技术问题。

28、在一种可能的实现方式中，靠近所述键合部的所述介质层朝向所述键合部的一面上还设置有至少一个钝化层；

29、所述钝化层与所述键合部相互避让。

30、通过在靠近键合部的介质层朝向键合部的一面上还设置有至少一个钝化层，钝化层能够起到保护介质层的作用。另外，钝化层与键合部相互避让，能够避免钝化层对键合部造成干涉或者干扰。

31、第二方面，本技术实施例还提供一种芯片，该芯片至少包括：上述任一项中所述的晶圆结构。

32、本技术实施例提供的芯片，芯片至少包括晶圆结构，晶圆结构通过在靠近键合部的介质层的内部还设置有加强件，加强件能够起到增加介质层结构强度的作用，进而能够提高介质层的可靠性。另外通过将加强件在晶圆结构的厚度方向上的投影设计为与靠近键合部的导电层在晶圆结构的厚度方向上的投影至少部分重叠，加强件能够对靠近键合部的导电层起到一定的强度支撑作用，这样能够进一步提升晶圆结构的层间结构强度。因而，本技术实施例能够避免或减轻晶圆在后续的封装工序中容易受到高应变或高应力而导致互连结构损坏或破坏，例如导致low-k坍塌或铜和low-k的界面分层的技术问题。