氮化镓异质结功率二极管及其制备方法与流程

本发明属于半导体集成电路设计及制造领域，特别是涉及一种氮化镓异质结功率二极管及其制备方法。

背景技术：

1、近年来，随着消费电子产品的不断升级，电子电力转换系统的功率密度不断提高，对功率器件的性能提出了越来越高的要求。第三代半导体氮化镓(gan)，凭借其宽带隙、高电子迁移率、高的临界击穿场强、高的热导率等优异性能在快充、5g通信、电动汽车、微波射频器件以及相关电路等领域展现出了巨大的应用前景。

2、功率半导体器件中，肖特基二极管(sbd)和pn结二极管(pnd)作为其中最基础的半导体元器件，是电子电力系统和任何消费电子产品中不可缺少的一部分。其中，肖特基二极管具有开启电压低、低导通电阻和开关速度快等优势和特点，但由于肖特基势垒较低，其耐压水平较低，不能运用在高压环境的电路中。而pn结二极管因为具有p型半导体和n型半导体形成的pn结，其pn结势垒比肖特基势垒要高得多，pn结二极管往往可以达到更高的耐压水平，因此pn结二极管可以运用在更高压的电路环境中。

3、但目前，氮化镓材料高浓度、高质量的p型掺杂制备十分困难，制备高质量的p型氮化镓目前存在以下问题：

4、1)p-gan需要向gan中注入mg离子并激活，首先，p-gan激活需要1200℃左右的温度，而氮化镓在高温环境下会分解，保护氮化镓不被分解是一件非常困难的问题；其次，p-gan中mg离子的激活率很低，导致p-gan浓度偏低，较难实现高性能的gan-pn结二极管。

5、2)刻蚀多余的p-gan层会引入刻蚀损伤，导致gan侧壁会形成新的漏电途径，增大器件漏电，从而影响器件可靠性。

6、应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氮化镓异质结功率二极管及其制备方法，用于解决现有技术中p-gan中mg离子的激活率低和gan侧壁损伤而造成漏电增大的问题。

2、为实现上述目的及其他相关目的，本发明提供一种氮化镓异质结功率二极管的制备方法，所述制备方法包括：提供一衬底，所述衬底包括相对的第一面和第二面；在所述衬底的第一面上形成n型掺杂的gan漂移层；在所述衬底的第二面上形成阴极；在所述gan漂移层上沉积绝缘介质层，在所述绝缘介质层中形成显露所述gan漂移层的器件窗口；在所述器件窗口中形成p型nio层，所述p型nio层的厚度小于所述器件窗口的高度，所述p型nio层的侧壁紧贴于所述器件窗口的内壁；在所述p型nio层上形成阳极。

3、可选地，所述衬底为n型gan单晶衬底，所述n型gan单晶衬底的厚度为50微米～500微米，载流子浓度为1×1018cm-3～3×1018cm-3；通过金属有机化学气相沉积工艺或氢化物气相外延工艺或分子束外延法工艺在所述n型gan单晶衬底上生长gan漂移层，所述gan漂移层的厚度范围为20微米～30微米，载流子浓度为1×1015cm-3～1×1016cm-3。

4、可选地，沉积绝缘介质层及形成器件窗口包括步骤：通过等离子增强化学气相沉积工艺在所述外延层上形成绝缘介质层，所述绝缘介质层的厚度为300纳米～400纳米，所述绝缘介质层包括氮化硅层或二氧化硅层；通过光刻工艺定义出器件窗口区域；通过反应离子刻蚀工艺对所述绝缘介质层进行刻蚀，直至显露出所述gan漂移层。

5、可选地，在所述器件窗口中形成p型nio层包括：涂覆光刻胶层，通过光刻工艺定义出生长区域，所述生长区域至少显露所述器件窗口；在所述生长区域中形成具有第一载流子浓度的第一p型nio层；在所述第一p型nio层上形成具有第二载流子浓度的第二p型nio层；所述第二载流子浓度大于所述第一载流子浓度；去除所述光刻胶层并同时去除所述光刻胶层上的第一p型nio层和第二p型nio层。

6、可选地，通过射频磁控溅射工艺形成所述第一p型nio层和第二p型nio层，其中，溅射温度为常温，射频功率为100w～150w，溅射靶材为nio陶瓷。

7、可选地，所述第一p型nio层的载流子浓度为1×1017cm-3～5×1017cm-3，厚度为150纳米～250纳米，所述第二p型nio层的载流子浓度为1×1019cm-3～6×1019cm-3，厚度为50纳米～80纳米。

8、本发明还提供一种氮化镓异质结功率二极管的制备方法，包括：衬底，所述衬底包括相对的第一面和第二面；n型掺杂的gan漂移层，设置在所述衬底的第一面上；绝缘介质层，设置在所述gan漂移层上，所述绝缘介质层中设置有显露所述gan漂移层的器件窗口；p型nio层，设置在所述器件窗口中，所述p型nio层的厚度小于所述器件窗口的高度，所述p型nio层的侧壁紧贴于所述器件窗口的内壁；阳极，设置在所述p型nio层上；阴极，设置在所述衬底的第二面上。

9、可选地，所述衬底为n型gan单晶衬底，所述n型gan单晶衬底的厚度为50微米～500微米，载流子浓度为1×1018cm-3～3×1018cm-3；所述gan漂移层的厚度范围为20微米～30微米，载流子浓度为1×1015cm-3～1×1016cm-3。

10、可选地，所述绝缘介质层的厚度为300纳米～400纳米，所述绝缘介质层包括氮化硅层或二氧化硅层。

11、可选地，所述p型nio层包括：具有第一载流子浓度的第一p型nio层，设置在所述器件窗口内的gan漂移层上；具有第二载流子浓度的第二p型nio层，设置在所述器件窗口内的所述第一p型nio层上；所述第二载流子浓度大于所述第一载流子浓度。

12、可选地，所述第一p型nio层的载流子浓度为1×1017cm-3～5×1017cm-3，厚度为150纳米～250纳米，所述第二p型nio层的载流子浓度为1×1019cm-3～6×1019cm-3，厚度为50纳米～80纳米。

13、如上所述，本发明的氮化镓异质结功率二极管及其制备方法，具有以下有益效果：

14、本发明制备p型nio层作为氮化镓异质结功率二极管的p型半导体，p型nio层中含有大量的ni空位和o间隙位，从而形成本征p型半导体，本发明所制备的p型nio层无需进行额外掺杂就可以获得较高的载流子浓度，同时可以避免传统p型gan层所需的高温激活过程，避免gan材料的高温分解，大大提高器件制造和性能的稳定性。

15、本发明利用光刻工艺在绝缘介质层中制备所需的器件区域，用于制备p型nio层，无需额外对p型nio层侧壁进行刻蚀，可以避免传统刻蚀p型gan层造成侧壁损伤而导致器件漏电增大的问题。

16、本发明的p型nio层可以实现高掺杂浓度，制备出高质量的pn结，从而实现高质量的gan基pn结二极管。

17、本发明采用双层p型nio层，可以实现更好的器件性能，n型gan漂移层上的第一p型nio层具有低的空穴浓度，在反向耐压时可以耗尽拓展，从而提高器件的击穿电压，而第一p型nio层上的第二p型nio层具有较高的空穴浓度，利于与阳极金属形成高质量的p型欧姆接触。

18、本发明的p型nio层与gan的晶格参数相近，禁带宽度接近，使得p型nio层与gan漂移层具有优异的界面质量。

19、本发明在pn结界面边缘沉积一层绝缘介质层，可以缓解结边缘的电场拥挤效应，提高器件击穿电压，增加器件可靠性。

20、本发明的p型nio层可以在常温下利用磁控溅射制备，制备方法和设备简单，条件温和，可以大大降低生产成本。