半导体器件及其制造方法与流程

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术：

1、soi（semiconductor-on-insulator, 绝缘体上半导体）技术由于在顶层半导体层和下层衬底之间引入了一层绝缘埋层，因而能实现集成电路中器件的介质隔离，消除体衬底的cmos电路中的闩锁效应。并且，soi技术制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压、低功耗电路的优势。soi衬底包括pdsoi（partially depleted soi）衬底和fdsoi（fully depleted soi）衬底。

2、soi技术可以制作pdsoi器件（部分耗尽器件）和fdsoi器件（全部耗尽器件）。pdsoi器件制作在pdsoi衬底上，具有更高的击穿电压，多作为射频器件，为了防止射频信号的谐波干扰，顶层半导体层和下层衬底之间需要更加绝缘，即需要更厚的绝缘埋层和更厚的顶层半导体层；而fdsoi器件制作在fdsoi衬底上，具有较低的击穿电压，主要作为逻辑器件，为了抑制器件微缩带来的dibl（漏致势垒降低，drain induced barrier lowering）效应，需要较薄的绝缘埋层和较薄的顶层半导体层。现有技术中，可以将不同类型的soi器件进行集成，以使集成得到的器件获得更好的性能和功能，由于pdsoi衬底与fdsoi衬底的绝缘埋层和顶层半导体层的厚度不同，导致pdsoi器件与fdsoi器件无法兼容。

3、因此，如何使得全耗尽器件与部分耗尽器件集成在同一衬底上是目前亟需解决的问题。

技术实现思路

1、本发明的目的在于提供一种半导体器件及其制造方法，使得全耗尽器件与部分耗尽器件能够集成在同一衬底上。

2、为实现上述目的，本发明提供了一种半导体器件，包括：soi衬底，包括自下向上的下层衬底、绝缘埋层和半导体层，所述soi衬底包括第一器件区和第二器件区，所述第一器件区的所述下层衬底的顶面高于所述第二器件区的所述下层衬底的顶面，所述第一器件区的所述绝缘埋层的顶面与所述第二器件区的所述绝缘埋层的顶面齐平，所述第一器件区的所述半导体层的顶面低于所述第二器件区的所述半导体层的顶面。

3、可选地，所述第二器件区的所述绝缘埋层包括自下向上的第一绝缘层和第二绝缘层，所述第一器件区的所述绝缘埋层包括所述第二绝缘层；所述第一器件区与所述第二器件区的第二绝缘层的底面齐平。

4、可选地，所述第一器件区的所述绝缘埋层还包括第三绝缘层，所述第三绝缘层位于所述第二绝缘层与所述下层衬底之间，所述第三绝缘层的厚度小于所述第一绝缘层的厚度；或者，所述第一器件区和所述第二器件区的所述绝缘埋层均还包括第三绝缘层，所述第一器件区的所述第三绝缘层位于所述第二绝缘层与所述下层衬底之间，所述第二器件区的所述第三绝缘层位于所述第一绝缘层与所述第二绝缘层之间。

5、可选地，所述半导体器件还包括：

6、沟槽隔离结构，形成于所述第一器件区与所述第二器件区的交界处，所述沟槽隔离结构从所述半导体层中延伸至所述下层衬底中。

7、本发明还提供一种半导体器件的制造方法，包括：

8、形成第一衬底，所述第一衬底中形成有第一绝缘层；

9、形成第二衬底，所述第二衬底包括第一基底和形成于所述第一基底上的第二绝缘层；

10、将所述第二衬底形成有所述第二绝缘层的一面与所述第一衬底形成有所述第一绝缘层的一面进行键合；

11、形成第一沟槽于所述第一基底中，所述第一沟槽在垂直于所述第一衬底表面方向上的投影与所述第一绝缘层的位置错开，以形成soi衬底，所述soi衬底包括自下向上的下层衬底、绝缘埋层和半导体层，所述soi衬底包括第一器件区和第二器件区；

12、其中，所述第一器件区的下层衬底包括所述第一沟槽下方的所述第一衬底，所述第二器件区的下层衬底包括所述第一绝缘层下方的所述第一衬底，所述第一器件区的绝缘埋层包括所述第二绝缘层，所述第二器件区的绝缘埋层包括所述第二绝缘层和所述第一绝缘层，所述第一器件区的半导体层包括所述第一沟槽底部的所述第一基底，所述第二器件区的半导体层包括所述第一绝缘层上方的所述第一基底，使得所述第一器件区的所述下层衬底的顶面高于所述第二器件区的所述下层衬底的顶面，所述第一器件区的所述绝缘埋层的顶面与所述第二器件区的所述绝缘埋层的顶面齐平，所述第一器件区的所述半导体层的顶面低于所述第二器件区的所述半导体层的顶面。

13、可选地，形成所述第一衬底的步骤包括：

14、提供第二基底，所述第二基底上形成有第一绝缘层；

15、形成贯穿所述第一绝缘层的第二沟槽；

16、形成第一半导体层于所述第二沟槽中，所述第二基底、所述第一半导体层和所述第一绝缘层共同构成所述第一衬底；

17、或者，形成所述第一衬底的步骤包括：

18、提供第二基底；

19、形成第三沟槽于所述第二基底中；

20、形成第一绝缘层于所述第三沟槽中，所述第二基底和所述第一绝缘层共同构成所述第一衬底。

21、可选地，在形成所述第一衬底之后，所述半导体器件的制造方法还包括：

22、形成第三绝缘层于所述第一绝缘层外围的所述第一衬底中，所述第三绝缘层的厚度小于所述第一绝缘层的厚度；

23、或者，形成第三绝缘层于所述第一衬底上，所述第三绝缘层还覆盖所述第一绝缘层。

24、可选地，形成所述第二衬底的步骤包括：

25、提供第一基底；

26、形成第二绝缘层于所述第一基底上。

27、可选地，在形成所述第一沟槽于所述第一基底中之前，所述半导体器件的制造方法还包括：

28、减薄所述第一基底远离所述第二绝缘层的一面。

29、可选地，所述半导体器件的制造方法还包括：

30、在所述第一器件区与所述第二器件区的交界处形成沟槽隔离结构，所述沟槽隔离结构从所述第一基底中延伸至所述第一衬底中。

31、与现有技术相比，本发明的技术方案具有以下有益效果：

32、1、本发明的半导体器件，由于包括：soi衬底，包括自下向上的下层衬底、绝缘埋层和半导体层，所述soi衬底包括第一器件区和第二器件区，所述第一器件区的所述下层衬底的顶面高于所述第二器件区的所述下层衬底的顶面，所述第一器件区的所述绝缘埋层的顶面与所述第二器件区的所述绝缘埋层的顶面齐平，所述第一器件区的所述半导体层的顶面低于所述第二器件区的所述半导体层的顶面。使得全耗尽器件与部分耗尽器件能够集成在同一衬底上。

33、2、本发明的半导体器件的制造方法，由于包括：形成第一衬底，所述第一衬底中形成有第一绝缘层；形成第二衬底，所述第二衬底包括第一基底和形成于所述第一基底上的第二绝缘层；将所述第二衬底形成有所述第二绝缘层的一面与所述第一衬底形成有所述第一绝缘层的一面进行键合；形成第一沟槽于所述第一基底中，所述第一沟槽在垂直于所述第一衬底表面方向上的投影与所述第一绝缘层的位置错开，以形成第一器件区和第二器件区。使得全耗尽器件与部分耗尽器件能够集成在同一衬底上。