半导体结构的制备方法及半导体结构与流程

本技术涉及集成电路，特别是涉及一种半导体结构的制备方法及半导体结构。

背景技术：

1、扇出型封装技术是一种在集成电路设计中常用的封装方式，通过将多个晶体管或其他电子元件连接在一起，形成一个小型电路模块并将其封装在一个封装体中，从而实现功能的集成化，大大减小了封装体的体积。

2、但是，随着封装体的集成度的提高，封装体中单线路的承载压力大大提升。因此，如何降低封装体中单线路的承载压力成为急需解决的技术问题之一。

技术实现思路

1、基于此，有必要针对现有技术中扇出封装集成的单线路承载压力较大的问题，提供一种半导体结构的制备方法及半导体结构，至少能够提高半导体结构的良率及可靠性。

2、为了实现上述目的，一方面，本技术提供了一种半导体结构的制备方法，包括：

3、提供初始塑封结构，所述初始塑封结构包括沿第一方向依次层叠的第一载板、第一键合层、第一线路层、第一芯片和塑封层；其中，所述第一方向为垂直于所述第一载板顶面的方向；所述第一线路层的部分第一连接件与所述第一芯片的第二连接件电连接；所述第一芯片包括所述第二连接件以及包裹所述第二连接件的半导体层；

4、沿所述第一方向去除部分所述塑封层和部分所述半导体层，直至暴露出所述第二连接件；

5、于所述塑封层上形成第二线路层后，于第二线路层上形成第二载板，第二线路层与所述第二连接件电连接；

6、去除所述第一载板和所述第一键合层，暴露出所述第一线路层，所述第一线路层用于与至少一第二芯片电连接。

7、在其中一个实施例中，所述沿所述第一方向去除部分所述塑封层和部分所述半导体层，直至暴露出所述第二连接件，包括：

8、采用研磨工艺沿所述第一方向去除所述塑封层和所述半导体层，直至暴露出所述第一芯片的第二连接件；

9、沿所述第一方向去除部分所述半导体层，使所述第二连接件部分凸出于剩余的半导体层，以去除残留于所述半导体层上的线路材料；其中，所述线路材料与所述第二连接件的材料相同。

10、在其中一个实施例中，所述制备方法还包括于所述第一线路层上形成多个金属柱，所述金属柱与所述第一线路层的剩余的第一连接件连接；所述沿所述第一方向去除部分所述塑封层和部分所述半导体层，直至暴露出所述第二连接件，包括：

11、沿所述第一方向去除部分所述塑封层和部分所述半导体层，在剩余的半导体层暴露出第一目标高度的第二连接件的情况下，使剩余的塑封层覆盖所述金属柱；

12、至少于所述剩余的半导体层和所述暴露出第一目标高度的第二连接件上形成介电层；

13、沿所述第一方向去除部分所述介电层和所述剩余的塑封层，直至暴露出所述第二连接件和所述金属柱；剩余的介电层的表面与所述剩余的塑封层的表面齐平。

14、在其中一个实施例中，沿所述第一方向去除部分所述塑封层和部分所述半导体层，在剩余的半导体层暴露出第一目标高度的第二连接件的情况下，使剩余的塑封层覆盖所述金属柱，包括：

15、采用磨削工艺沿所述第一方向去除部分所述塑封层和部分所述半导体层，使剩余的所述半导体层和剩余的所述塑封层分别覆盖所述第二连接件和所述金属柱；

16、沿所述第一方向去除部分所述半导体层，暴露出所述第一目标高度的第二连接件。

17、在其中一个实施例中，所述第一目标高度为10微米-15微米。

18、在其中一个实施例中，所述提供初始塑封结构，包括：

19、提供基底，所述基底包括第一载板以及位于所述第一载板上的所述第一键合层；

20、于所述第一键合层上形成第一线路层；其中，所述第一线路层包括多个所述第一连接件；

21、于所述第一线路层上形成第一芯片，所述第一芯片的第二连接件与部分所述第一连接件电连接；

22、于所述第一线路层和所述第一芯片上形成所述塑封层。

23、在其中一个实施例中，形成第二线路层，包括：

24、于所述塑封层上形成多个第三连接件；其中，所述第三连接件至少与所述第二连接件电连接；

25、于所述第三连接件背离所述第一载板的一端形成焊盘；

26、于所述焊盘上形成焊点；焊点背离第一载板的一面用于与第二载板固定。

27、在其中一个实施例中，形成第二载板，包括：

28、于所述焊点上形成保护层；

29、将所述保护层背离所述第一载板的一面与所述第二载板固定。

30、第二方面，本技术还提供了一种半导体结构，包括：第二载板、塑封层、第一芯片、第一线路层及第二线路层；塑封层位于所述第二载板上，所述塑封层内包括至少一第一芯片；其中，所述第一芯片包括第二连接件以及包裹所述第二连接件的半导体层；所述第二连接件与所述第二线路层电连接；第一线路层位于所述第一芯片和所述塑封层上；所述第一线路层的部分第一连接件与所述第二连接件电连接；所述第一线路层用于与至少一第二芯片电连接；第二线路层位于所述塑封层上，所述第二线路层与所述第二连接件电连接；所述第二载板位于所述第二线路层上。

31、在其中一个实施例中，所述第二连接件凸出于所述半导体层的高度为第一目标高度；所述半导体结构还包括：

32、介电层，位于所述第二载板与所述半导体层之间，包围所述第一目标高度的第二连接件；所述介电层靠近所述第二载板的表面与所述塑封层靠近所述第二载板的表面齐平。

33、本技术的半导体结构的制备方法及半导体结构具有如下有益效果：

34、本技术的半导体结构的制备方法及半导体结构，包括：提供初始塑封结构，初始塑封结构包括沿第一方向依次层叠的第一载板、第一键合层、第一线路层、第一芯片和塑封层；其中，第一方向为垂直于第一载板顶面的方向；第一线路层的部分第一连接件与第一芯片的第二连接件电连接；第一芯片包括第二连接件以及包裹第二连接件的半导体层；沿第一方向去除部分塑封层和部分半导体层，直至暴露出第二连接件；其中，第二连接件凸出于剩余的半导体层；于塑封层上形成第二载板，第二载板与第二连接件电连接；去除第一载板和第一键合层，暴露出第一线路层，第一线路层用于与至少一第二芯片电连接。本技术通过提供初始塑封结构，初始塑封结构包括第一线路层和第一芯片，且第一线路层的部分第一连接件与第一芯片的第二连接件电连接，第一线路层与至少一第二芯片电连接，第一芯片的第二连接件还与第二线路层电连接，直接利用第一芯片分别与第二线路层和第二芯片连接，增加了线路的数量，从而降低了单线路的承载压力。另外，本技术实施例中，在去除部分塑封层和部分半导体层并暴露出第一芯片的第二连接件后，于塑封层上形成与第二连接件电连接的第二线路层，于第二线路层上形成第二载板，然后解键合去除第一载板和第一键合层，暴露出第一线路层，然后再在第一线路层上形成第二芯片，即，第二芯片形成于解键合去除第一载板和第一键合层的步骤之后，相较于在形成第二芯片后再执行解键合去除第一载板和第一键合层的步骤，本实施例避免了解键合工艺对第二芯片产生不良影响，有效地提高了半导体结构的良率及可靠性。

35、进一步地，本技术可以设置第二连接件部分凸出于剩余的半导体层形成凹槽，以在该凹槽内填充覆盖第二连接件顶面的介电层，从而在平坦化处理介电层顶面的过程中，避免线路材料扩散至剩余的半导体层中，因此，在将第二连接件与第二线路层电连接时，不会造成半导体层内的器件、线路材料等电连接，从而避免形成短路。