一种制作半导体器件的方法
【技术领域】
[0001]本发明涉及半导体器件工艺，具体地，本发明涉及一种半导体器件的制作方法。
【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。
[0003]集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(M0S)，随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极(high-k and metal last)技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。同时，需要缩小CMOS器件栅极介电层的等效氧化层厚度(EOT),例如缩小至约1.lnm。在后高K (high-k last, HK last process)技术中，为了到达较小的EOT的厚度,采用化学氧化物界面层(chemical oxide IL)代替热栅氧化物层(thermal gate oxide)。
[0004]在目前的“后高K/后金属栅极(high-K&gate last) ”技术中，包括提供基底，所述基底上形成有虚拟多晶硅栅极和栅极氧化层、及位于所述基底上覆盖所述虚拟栅结构的层间介质层；去除虚拟多晶硅栅极和栅极氧化层以形成栅极沟槽；在栅极沟槽上形成较薄的界面层，接着，在界面层上栅极沟槽中沉积形成高K介电层，然后，在栅极沟槽中高K介电层上沉积形成功函数层和金属电极层，然后采用化学机械研磨(CMP)去除多余的功函数层和金属电极层，以形成金属栅极。
[0005]如图1A-1C所示，为现有技术中使用“后栅极(high-K&gate last) ”的方法制作的半导体器件结构的横截面示意图，如图1A所示,半导体衬底100包括core area(核心区域)和10 area (输入输出区域)，在半导体衬底100上形成有虚拟栅极结构101AU01B，在半导体衬底上形成接触孔刻蚀停止层102和层间介电层103，执行化学机械研磨(CMP)去除氧化物和氮化硅使得层间介电层和虚拟栅极结构的顶部齐平。
[0006]如图1B所示，去除虚拟栅极结构101A、101B中的多晶硅栅极以露出栅氧化层104，采用光刻工艺在半导体衬底100上形成图案化的光刻胶层105，以覆盖10区域露出core区域，接着采用稀释的氢氟酸湿法清洗去除core区域中的栅氧化物层。如图1C所述，去除图案化的光刻胶层105
[0007]现有技术中使用“后栅极(high-K&gate last) ”工艺形成金属栅极的方法中，在core器件中在去除多晶娃虚拟栅极之后去除热栅氧化层(thermal gate oxide),接着沉积形成界面层。在去除10器件的多晶硅虚拟栅极的过程中需要避免热栅氧化层损失，以确保10器件具有高的且牢固的反型层厚度。目前通常采用稀释的氢氟酸(HF)湿法清洗去除core区域的热栅氧化层，但是HF对层间介电层和刻蚀停止层具有较高的刻蚀速率，这将会导致层间介电层和刻蚀停止层的较多的损失。
[0008]在图1C所示的过程中，采用稀释的氢氟酸去除去除core区域的热栅氧化层，HF对层间介电层(氧化物)和刻蚀停止层(氮化硅)的刻蚀速率大于热氧化物层的刻蚀速率，这将损耗掉较多的层间介电层(氧化物)和刻蚀停止层(氮化硅)。较多的层间介电层和刻蚀停止层的损耗使得在金属栅极化学机械抛光之后产生HKMG (高K介电层/金属栅极)材料的残余，以降低金属栅极的高度，影响半导体器件的性能，例如器件的功函数、器件的电压、金属栅极的阻抗以及栅极到接触孔的电容。
[0009]因此，随着半导体器件尺寸不断减小，特别是当器件尺寸降到20nm以下时，如何避免对层间介电层和刻蚀停止层的损耗，并且同时使器件具有更好的性能，是目前金属栅极制备过程中亟需解决的技术难题，目前的技术手段都不能实现所述目的。
【发明内容】
[0010]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0011]为了有效解决上述问题，本发明提出了一种制作半导体器件的方法，包括:提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域和第二区域中的所述半导体衬底上形成第一虚拟栅极和第二虚拟栅极，其中所述第一虚拟栅极和所述第二虚拟栅极包括虚拟栅极材料层和栅极氧化层；去除所述第一虚拟栅极和所述第二虚拟栅极中的虚拟栅极材料层以露出所述栅极氧化层；在所述半导体衬底上形成图案化的光刻胶层，所述图案化的光刻胶层覆盖所述第二区域露出所述第一区域；去除所述第一区域中的所述栅极氧化层，以形成沟槽。
[0012]优选地，还包括在形成所述沟槽之后采用臭氧去离子水清洗所述沟槽的步骤。
[0013]优选地，还包括在采用所述臭氧去离子水清洗所述沟槽之后采用稀释的氢氟酸清洗所述沟槽的步骤。
[0014]优选地，所述第一区域为核心区域，所述第二区域为输入输出区域。
[0015]优选地，还包括在采用所述稀释的氢氟酸清洗所述沟槽之后去除所述图案化的光刻胶层的步骤。
[0016]优选地，所述稀释的氢氟酸的溶度小于等于500:1，所述稀释的氢氟酸刻蚀的厚度小于等于10埃。
[0017]优选地，在采用所述SiCoNi干法刻蚀制程去除所述第一区域中的所述栅极氧化层时在所述沟槽中露出的所述半导体衬底上形成富氟层。
[0018]优选地，所述臭氧去离子水清洗步骤去除所述富氟层。
[0019]优选地，所述臭氧去离子水清洗工艺和所述稀释的氢氟酸清洗工艺为原位工艺。
[0020]在本发明中采用先臭氧去离子水清洗工艺再采用稀释的氢氟酸清洗工艺去除虚拟栅极中的栅极氧化层，以减少对层间介电层和接触孔刻蚀停止层的损耗，提高了器件的性能。
【附图说明】
[0021]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0022]图1A-1C为现有技术中使用“后栅极(high-K&gate last) ”的方法制作的半导体器件结构的横截面示意图；
[0023]图2A-2D为根据本发明一个实施方式使用“后栅极(high-K&gate last) ”的方法制作的半导体器件的相关步骤所获得的器件的剖面结构示意图；
[0024]图3为根据本发明一个实施方式使用“后栅极(high-K&gate last) ”的方法制作的半导体器件的工艺流程图。
【具体实施方式】
[0025]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0026]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0027]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0028]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0029]下面将结合图2A-2D对本发明所述半导体器件的制备方法进行详细描述。首先参照图2A，提供半导体衬底200，并在所述衬底上形成虚拟栅极201A、201B ；
[0030]具体地，在本发明的一【具体实施方式】中所述半导体衬底200可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-S