阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002] OxideTFT(氧化物薄膜晶体管）区别于传统的非晶硅半导体技术，使用金属氧化 物（如IGZ0)做为半导体层。OxideTFT具有全透明、对光不敏感、增加开口率、提高亮度、 降低功耗、电子迀移率高等优点，已经成为显示领域的新宠。
[0003] 但金属氧化物半导体层对环境要求比较高，空气中的氧和水都会影响其特性，因 此需要在金属氧化物半导体层上设置ESL(EtchStopLayer)-刻蚀阻挡层。如图1所示， 现有技术中，制作氧化物薄膜晶体管阵列基板时，首先在衬底基板1上形成栅电极2和公共 电极线3 ;之后形成栅绝缘层4 ;在栅绝缘层4上形成氧化物半导体层6 ;在形成有氧化物半 导体层6的衬底基板1上形成刻蚀阻挡层5 ;之后需要形成贯穿刻蚀阻挡层5的源电极过孔 8和漏电极过孔9,贯穿刻蚀阻挡层5和栅绝缘层4的公共电极过孔10,以便源电极通过源 电极过孔8与氧化物半导体层6连接，漏电极通过漏电极过孔9与氧化物半导体层6连接， 公共电极通过公共电极过孔10与公共电极线3连接。现有技术中源电极过孔8、漏电极过 孔9和公共电极过孔10为采用同一次刻蚀工艺形成，由于公共电极过孔10为深孔，需要贯 穿刻蚀阻挡层5和栅绝缘层4,因此需要较长的刻蚀时间，而源电极过孔8、漏电极过孔9为 浅孔，仅需要贯穿刻蚀阻挡层5,如图1所示，较长的刻蚀时间有可能导致源电极过孔8和漏 电极过孔9处的氧化物半导体层6被刻穿，进而继续将源电极过孔8和漏电极过孔9处的 栅绝缘层4刻掉导致源电极或漏电极与栅电极连接在一起，导致DGS(datalineandgate lineshort，数据线和栅线短路）。
[0004] 为了解决上述问题，现有技术一般是增加一次栅绝缘层的构图工艺，即先对栅绝 缘层进行构图，在对应公共电极过孔10的位置形成贯穿栅绝缘层的过孔，之后再通过同一 次刻蚀工艺形成贯穿刻蚀阻挡层的源电极过孔8、漏电极过孔9和公共电极过孔10。但这 样就增加了阵列基板的构图工艺次数，提高了阵列基板的生产成本。
【发明内容】
[0005] 本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，在不增 加阵列基板构图工艺次数的前提下，有效避免浅孔和深孔同时进行刻蚀时，因为长时间刻 蚀而导致浅孔处氧化物半导体层和栅绝缘层被刻穿，使得信号线和栅线短路的问题。
[0006] 为解决上述技术问题，本发明的实施例提供技术方案如下：
[0007] -方面，提供一种阵列基板的制作方法，包括以下步骤：
[0008] 在覆盖导电图形或半导体图形的绝缘层上涂布光刻胶；
[0009] 曝光，至少形成光刻胶部分保留区域、光刻胶完全去除区域，其中所述光刻胶部分 保留区域对应于形成第一过孔的区域，所述光刻胶完全去除区域对应于形成第二过孔的区 域；
[0010] 刻蚀，至少部分地去除所述光刻胶完全去除区域对应的所述绝缘层，形成中间 孔；
[0011] 再次刻蚀，以形成所述第一过孔，并在所述中间孔处形成所述第二过孔，露出所述 第一过孔和第二孔处的所述导电图形或所述半导体图形，其中所述第一过孔的深度小于所 述第二过孔的深度。
[0012] 进一步地，在形成所述第一过孔和所述第二过孔之后，所述方法还包括：
[0013] 去除所述绝缘层上覆盖的剩余的光刻胶。
[0014] 进一步地，再次刻蚀之前还包括：
[0015] 去除所述光刻胶部分保留区域的光刻胶。
[0016] 进一步地，所述绝缘层包括栅绝缘层和刻蚀阻挡层，所述第一过孔贯穿所述刻蚀 阻挡层，所述第二过孔贯穿所述刻蚀阻挡层和所述栅绝缘层。
[0017] 进一步地，刻蚀形成所述中间孔包括：
[0018] 去除所述光刻胶完全去除区域对应的全部所述刻蚀阻挡层和部分所述栅绝缘层 以形成所述中间孔；
[0019] 再次刻蚀，形成所述第一过孔，并在所述中间孔处形成所述第二过孔包括：
[0020] 去除所述光刻胶部分保留区域所对应的全部的所述刻蚀阻挡层以形成所述第一 过孔，和去除所述中间孔处对应的剩余的所述栅绝缘层以形成所述第二过孔。
[0021] 进一步地，所述剩余的栅绝缘层的厚度与所述刻蚀阻挡层的厚度相等。
[0022] 进一步地，在绝缘层上涂布光刻胶之前还包括：
[0023] 提供一衬底基板；
[0024] 在所述衬底基板上形成栅电极和公共电极线；
[0025] 在形成有所述栅电极和公共电极线的衬底基板上形成所述栅绝缘层；
[0026] 在所述栅绝缘层上形成氧化物半导体层；
[0027] 在所述氧化物半导体层上形成所述刻蚀阻挡层。
[0028] 进一步地，所去除所述绝缘层上覆盖的剩余的光刻胶之后还包括：
[0029] 在所述衬底基板上形成源电极、漏电极和公共电极，所述导电图形为所述公共电 极线，所述半导体图形为所述氧化物半导体层，所述源电极和漏电极分别通过各自对应的 所述第一过孔与所述氧化物半导体层连接，所述公共电极通过所述第二过孔与所述公共电 极线连接；
[0030] 形成钝化层；
[0031] 在所述钝化层上形成像素电极。
[0032] 进一步地，所述曝光采用半色调掩膜板。
[0033] 进一步地，所述半色调掩膜板包括对应于形成阵列基板上第一过孔的半透光区域 和对应于形成阵列基板上第二过孔的完全透光区域，其中，半透光区域的曝光量小于完全 透光区域的曝光量，所述曝光，至少形成光刻胶部分保留区域、光刻胶完全去除区域包括：
[0034] 利用所述半色调掩膜板对绝缘层上涂布的光刻胶进行曝光，对应于所述完全透光 区域形成所述光刻胶完全去除区域，对应于所述半透光区域形成所述光刻胶部分保留区 域。
[0035] 本发明实施例还提供了一种阵列基板，为采用上述的阵列基板的制作方法制作得 到。
[0036] 本发明实施例还提供了一种显示装置，包括上述的阵列基板。
[0037] 本发明具有以下有益的技术效果：
[0038] 上述方案中，在同一次构图工艺中，通过一次曝光，两次刻蚀来形成深孔和浅孔， 从而能够在不增加阵列基板构图工艺次数的前提下，有效避免浅孔和深孔同时进行刻蚀时 因为长时间刻蚀而导致浅孔处过刻的情况，对于氧化物薄膜晶体管阵列基板来说，能够避 免浅孔处氧化物半导体层和栅绝缘层被刻穿导致信号线和栅线短路的问题。
【附图说明】
[0039] 图1为现有技术进行干法刻蚀形成过孔的示意图；
[0040] 图2为本发明实施例利用半色调掩膜板对刻蚀阻挡层上的光刻胶进行曝光的示 意图；
[0041] 图3为本发明实施例对光刻胶进行显影后的示意图；
[0042] 图4为本发明实施例对刻蚀阻挡层进行刻蚀后的示意图；
[0043]