一种对失效芯片进行电性失效分析的方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种对失效芯片进行电性失效分析的方法。
【背景技术】
[0002]失效分析是提高半导体产品良率的一个重要手段，其原理通常为在制造出的芯片出现故障时，通过失效性分析，以定位出失效单元的物理地址，并分析是何种缺陷导致所述失效单兀失效，以便于在后续的制备过程中进行改进，提尚良率。
[0003]在本领域生产工艺中，相关技术人员为了进行对批次芯片的电性失效对分析，或者收集生产线上遭受低良率的晶圆，或者收集客户退货的定量样品(Package)的特性数据，往往采用以下两种方法:
[0004]第一:如果在CP(Chip Probing，芯片测试)测试工艺过程中，有通过测试生成的文件(datalog)记录各个芯片的特性参数，那么后期要对失效芯片进行电性失效分析时，就去查阅相应的失效芯片测试中生成的文件。
[0005]第二:如果在CP测试过程中未通过测试生成的文件记录各个芯片的特性参数，那么后期要对失效芯片进行电性失效分析时，需要重新测量及整理所有芯片特性的参数。
[0006]上述第一种方法在后续分析中，需要去服务器上查找解压相应失效晶圆上的datalog，但是CP的datalog文件往往是很大，想查找文件中某些失效芯片的所有特性数据，非常不方便，往往需要花费大量的时间，或者是请专门的数据处理人员帮忙开发相应的代码，造成额外的开支。
[0007]上述的第二种方法在后续分析中，需要花费很多时间人力和机台时间去重新收集和分析失效芯片的特性参数，而且一些特性参数由于芯片本身不处于初始状态而无法再收集，比如UV状态下的各种特性参数，还有一些参数因芯片的后期失效也变得无法收集，从而无法了解到在CP测试中某些特性参数是否处于边缘失效(marginal fail)状态。
[0008]因此，亟需提供一种新型的有利于电性失效分析的方案，成为本领域技术人员致力于研宄的方向。
【发明内容】
[0009]鉴于上述问题，本发明提供一种对失效芯片进行电性失效分析的方法，该方法可在CP测试过程中记录所需的特性参数，在CP测试最后阶段将特性参数写入安全寄存器(security register)内，并可使其变为只读状态，以便于在后续的电性失效分析中，能快速高效得到芯片的参数数据。
[0010]本发明解决上述技术问题所采用的技术方案为:
[0011]一种对失效芯片进行电性失效分析的方法，其中，所述方法包括:
[0012]步骤S1、提供原始芯片，且该原始芯片上设置有存储区；
[0013]步骤S2、对所述原始芯片进行芯片测试，以获取并存储该原始芯片的特性参数至所述存储区中；
[0014]其中，当所述原始芯片失效时，读取存储在所述存储区中的部分或全部所述特性参数，并根据读取的特性参数进行所述电性失效分析。
[0015]较佳的，上述的方法，其中，所述原始芯片上设置有存储阵列区，所述存储区与所述存储阵列区独立设置。
[0016]较佳的，上述的方法，其中，所述存储区为安全寄存器，且包括有第一安全寄存器、第二安全寄存器、第三安全寄存器和第四安全寄存器。
[0017]较佳的，上述的方法，其中，所述步骤S2具体包括:
[0018]对所述原始芯片进行芯片测试，获取该原始芯片的特性参数；
[0019]将所述特性参数记录于一变量中，并将所述变量存储于所述第一安全寄存器内；
[0020]继续将所述原始芯片的基本信息依次存储至所述第一安全寄存器内，以将所述变量中的特性参数按照电压、电流和时间进行分类，并一一对应分别存储至第二安全寄存器、第三安全寄存器和第四安全寄存器中。
[0021]较佳的，上述的方法，其中，所述原始芯片的基本信息依次为批次、晶圆编号、坐标和芯片好坏类别。
[0022]较佳的，上述的方法，其中，所述特性参数均以浮点型方式进行存储，且各所述特性参数均占据4字节。
[0023]较佳的，上述的方法，其中，所述步骤S2中，当原始芯片的特性参数存储至所述存储区中后，还包括:通过一写状态寄存器对所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器进行处理，以使其均处于只读状态。
[0024]较佳的，上述的方法，其中，所述写状态寄存器中存储有第一锁位、第二锁位、第三锁位和第四锁位；
[0025]所述写状态寄存器分别通过第一锁位、第二锁位、第三锁位和第四锁位一一对应的对所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器进行处理。
[0026]较佳的，上述的方法，其中，所述写状态寄存器通过将第一锁位、第二锁位、第三锁位和第四锁位均变为以对应的将所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器变为只读状态。
[0027]较佳的，上述的方法，其中，当所述原始芯片失效时，通过一读安全寄存器读取所述第一安全寄存器、所述第二安全寄存器、所述第三安全寄存器和所述第四安全寄存器中的部分或全部所述特性参数，并根据读取的特性参数进行所述电性失效分析。
[0028]上述技术方案具有如下优点或有益效果:
[0029]本发明公开了一种对失效芯片进行电性失效分析的方法，一定程度上节约人力和测试机台成本，提高后期对失效的芯片的分析效率，这种方法相当于使每个芯片都有了自己出生身体状况记录，在后续对好坏芯片分析时可以追溯到它们CP测试中各个特性参数的状态，从而提供详实的数据依据。
[0030]具体
【附图说明】
[0031]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0032]图1是本发明中对失效芯片进行电性失效分析的方法流程示意图。
【具体实施方式】
[0033]为解决现有技术中对失效芯片的电性失效分析时，获取某些失效芯片的所有特性数据程序较为复杂，或因无法全面了解失效芯片的特性参数导致无法判断芯片失效类型等诸多缺陷，本发明提供了一种对失效芯片进行电性失效分析的方法。
[0034]本发明的核心思想是:在CP测试过程中记录所需的特性参数，在CP测试最后将收集到的芯片特性参数写入安全寄存器内，并使其变为只读状态，以便于在后续的电性失效分析中，能快速高效得到初始CP中各个芯片的特性参数。
[0035]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0036]如图1所示，该对失效芯片进行电性失效分析的方法的具体步骤为:
[0037]步骤S1、提供原始芯片，该原始芯片中设置有存储阵列区以及存储区，该存储区与该存储阵列区独立存在，后续客户对该存储阵列区进行任何操作时，不会改变该存储区中所存储的信息。
[0038]步骤S2、对该原始芯片进行芯片测试，即CP，以获取并存储该原始芯片的特性参数至存储区中。
[0039]因后续对该原始芯片进行电性分析，需要查找该芯片的某些特性参数，因此首先，我们在利用CP对芯片的所有测试项分析，获取该些测试项中对应的特性参数，并对其进行整理。
[0040]优选的，该存储区为安全寄存器，基体的该安全寄存器包括如下几种，即第一安全寄存器、第二安全寄存器、第三安全寄存器和第四安全寄存器。
[0041]具体的，对原始芯片进行芯片测试，获取该原始芯片的特性参数之后，将整理后的特性参数记录于一变量中，并存储在第一安全寄存器内；
[0042]继续将该原始芯片的基本信息依次存储至第一安全寄存器内，以将变量中的特性参