制作FinFET的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种制作Finfet的方法。
【背景技术】
[0002]半导体器件尺寸的不断缩小是推动集成电路制造技术改进的主要因素。由于调整栅氧化物层的厚度和源/漏极的结深度的限制，很难将常规的平面MOSFET器件缩小至32nm以下的工艺，因此，已经开发出多栅极场效应晶体管(Mult1-Gate M0SFET)。
[0003]典型的多栅极场效应晶体管为FinFET (鳍形场效应晶体管)，它使得器件的尺寸更小，性能更高。FinFET包括狭窄而独立的鳍片，鳍片在半导体衬底的表面延伸，例如，刻蚀到半导体衬底的硅层中。FinFET的沟道形成在该鳍片中，且鳍片之上及两侧带有栅极。
[0004]FinFET上可能会同时设置有用于PMOS晶体管和用于NMOS晶体管的鳍片。然而，PMOS晶体管是空穴迁移型晶体管，而NMOS晶体管是电子迁移型晶体管，PMOS晶体管的迁移率较低。因此，为了电流匹配，需要提高PMOS晶体管的迁移率。
[0005]现有技术中提高PMOS晶体管的迁移率主要通过将用于NMOS晶体管的鳍片和用于PMOS晶体管的鳍片的高度或数量设置为不同，例如将用于PMOS晶体管的鳍片的高度设置为高于用于NMOS晶体管的鳍片的高度，或者将用于PMOS晶体管的鳍片的数量设置为多于用于NMOS晶体管的鳍片的数量。然而，这样会使PMOS晶体管面积增大。
[0006]因此，有必要提出一种制作Finfet的方法，以解决现有技术中存在的问题。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]为了解决现有技术中存在的问题，本发明提出了一种制作FinFET的方法，包括:a)提供SOI衬底，所述SOI衬底包括半导体衬底、位于所述半导体衬底上的掩埋绝缘层以及位于所述掩埋绝缘层上的Si层；b)对所述Si层进行刻蚀至露出所述掩埋绝缘层，以形成用于NMOS晶体管的第一鳍片和用于PMOS晶体管的第二鳍片；c)形成仅覆盖所述第二鳍片的反应层，所述反应层中包括Ge ；以及d)执行Ge凝结工艺，以使Ge从所述反应层中扩散到所述第二鳍片中。
[0009]优选地，所述Ge凝结工艺包括在氧气的气氛中使所述c)步骤获得的器件保持在凝结温度。
[0010]优选地，所述凝结温度大于或等于1000°C。
[0011]优选地，所述反应层为SiGe材料层。
[0012]优选地，所述反应层中Ge的含量为20-80%。
[0013]优选地,所述反应层的厚度为2nm-50nm。
[0014]优选地，所述c)步骤包括:在所述掩埋绝缘层上以及所述第一鳍片和所述第二鳍片上形成掩膜层；采用刻蚀工艺去除所述掩膜层的覆盖所述第二鳍片的部分；采用外延法在所述第二鳍片上形成所述反应层。
[0015]优选地，所述方法在所述d)步骤之后还包括:去除所述掩膜层和执行所述Ge凝结工艺之后的反应层。
[0016]优选地，采用SiCoNi预清工艺去除所述掩膜层和所述执行所述Ge凝结工艺之后的反应层。
[0017]优选地，所述掩膜层包括氮化物和/或氧化物。
[0018]根据本发明的制作FinFET的方法，通过Ge凝结工艺可以在用于PMOS晶体管的第二鳍片中加入Ge，而不会对用于NMOS晶体管的第一鳍片产生任何影响，提高了 PMOS晶体管的迁移率。
【附图说明】
[0019]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0020]图1为根据本发明的一个实施例的一种制作FinFET的方法的流程图；以及
[0021]图2A-2G为根据图1所示的流程图所形成的半导体器件的结构示意图。
【具体实施方式】
[0022]接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0023]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0024]根据本发明的一个方面，提供一种制作FinFET的方法。下面结合图1的流程图以及图2A-2G的半导体器件结构示意图对本发明的制作FinFET的方法进行详细说明。
[0025]执行步骤SllO:提供SOI衬底，所述SOI衬底包括半导体衬底、位于所述半导体衬底上的掩埋绝缘层以及位于所述掩埋绝缘层上的Si层。
[0026]如图2A所示，提供SOI衬底200。SOI衬底200包括半导体衬底210、位于半导体衬底210上的掩埋绝缘层220以及位于掩埋层上的Si层230。半导体衬底210中可能会形成有其他结构，为了简化，此处仅以一空白矩形来表示半导体衬底210。
[0027]在半导体衬底210上形成有掩埋绝缘层220。在正常操作期间，掩埋绝缘层220有助于起到鳍片之间的隔离作用，此外还能够减小寄生的结电容，进而提高器件的速度。掩埋绝缘层220可以包括氧化物、氮化物或者氧氮化物。优选地,掩埋绝缘层220为掩埋氧化物(Buried Oxide)层。掩埋绝缘层220可以包括一个层或者具有相同或者不同组分的多个层。
[0028]在掩埋绝缘层220上形成有Si层230。Si层230用于经后续的光刻工艺形成FinFET器件的鳍片。优选地，Si层为110面的硅。Si (110)面由于特殊的重构现象而具有强烈的各向异性，可以利用Si的各向异性刻蚀在Si层230中形成期望的结构。
[0029]执行步骤S120:对Si层进行刻蚀至露出掩埋绝缘层，以形成用于NMOS晶体管的第一鳍片和用于PMOS晶体管的第二鳍片。
[0030]如图2B所示，对图2A中的Si层230进行刻蚀至露出掩埋绝缘层220，以形成用于NMOS晶体管的第一鳍片240和用于PMOS晶体管的第二鳍片250。第一鳍片240和第二鳍片250可以通过例如光刻的方法形成。具体地，可以在Si层230上形成光刻胶层，其中光刻胶层中具有对应于第一鳍片240和第二鳍片250的图案。然后，以光刻胶层为掩膜，对Si层230进行刻蚀至露出掩埋绝缘层220，以在Si层230中形成第一鳍片240和第二鳍片250。当然，在光刻过程中，为了减小曝光过程中光在光刻胶层的下表面的反射，使曝光的大部分能量都被光刻胶吸收，可以在光刻胶层与Si层230之间设置抗反射涂层。另外，为了保证在图案转移过程中图案的准确性，还可以在Si层230与抗反射涂层之间设置硬掩膜层(例如，SiN, S1N, SiC)。光刻时，先将光刻胶层中的图案转移到抗反射涂层和硬掩膜层上，然后以抗反射涂层和硬掩膜层为掩膜对Si层230进行刻蚀，以在Si层中形成准确的第一鳍片240和第二鳍片250。
[0031]执行步骤S130:形成仅覆盖第二鳍片的反应层，该反应层中包括Ge。
[0032]如图2E所示，形成反应层270。反应层270的厚度优选地可以为2nm_50nm。反应层270仅覆盖第二鳍片250。该反应层270中包括Ge。应当注意，反应层270不仅可以包括纯Ge层，也可以包括SiGe材料层。当反应层270为SiGe材料层时，在接下来的Ge凝结工艺(后文将要详细描述)中，反应层270中的Si元素被消耗而形成Si02。在根据本发明的一个优选实施例中，SiGe材料层中的Ge的含量为20_80%。
[0033]应当注意的是，反应层270仅仅覆盖第二鳍片250，而不覆盖第一鳍片240。因此，在反应层270的制作过程中