阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002] 薄膜晶体管液晶显不器（ThinFilmTransistorLiquidCrystalDisplay， TFT-LCD)具有体积小、功耗低和无辐射等特点，在当前的平板显示器市场占据了主导地位。 对于TFT-LCD来说，阵列基板的结构及其制造工艺决定了产品的性能、成品率和价格。
[0003] 阵列基板行驱动（GateDriveronArray，G0A)是当前TFT-IXD中一种高技术水 平设计，是直接将栅极驱动电路制作在阵列基板上，来代替由外接硅片制作的驱动芯片的 一种工艺技术。G0A技术不但可以节省成本，还可以省去Gate(栅极线）方向Bonding(焊 接）的工艺，降低产品工艺成本，同时还可提高面板的高集成度。
[0004] 目前G0A驱动的阵列基板制造工艺主要存在着以下不足：
[0005] 阵列基板的G0A区域包括诸多密集的信号线及薄膜晶体管（TFT)，由于G0A区域的 布线比较密集，因此，在G0A区域存在大面积金属和金属布线间隙比较小的问题，这样阵列 基板的制作过程中，在进行等离子体沉积和刻蚀工艺时，之前形成的导电图形容易发生静 电击穿现象，甚至在基板传送过程中，也会发生静电击穿，导致阵列基板的良率下降。
【发明内容】
[0006] 本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够减 少阵列基板发生静电击穿的几率，提高阵列基板的良率。
[0007] 为解决上述技术问题，本发明的实施例提供技术方案如下：
[0008] 一方面，提供一种阵列基板的制作方法，所述阵列基板包括设置于基板上的阵列 基板行驱动G0A区域，所述制作方法包括：
[0009] 在所述G0A区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形 上积累的静电释放的导电连接部；
[0010] 在形成有所述第一导电图形的基板上形成绝缘层之后，去除所述导电连接部的至 少一部分，使得所述多个第一导电图形之间相互绝缘。
[0011] 进一步地，所述去除所述导电连接部的至少一部分包括：
[0012] 在所述绝缘层上形成第二导电图形时，断开所述导电连接部。
[0013] 进一步地，形成连通多个同层设置的第一导电图形的导电连接部包括：
[0014] 通过同一次构图工艺形成所述第一导电图形和所述导电连接部。
[0015] 进一步地，所述第一导电图形与所述导电连接部为采用不同导电层形成。
[0016] 进一步地，所述第一导电图形为采用栅金属层形成，所述导电连接部为采用第三 导电层形成，所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括：
[0017] 依次沉积第三导电层和栅金属层，并在所述栅金属层上涂覆光刻胶；
[0018] 采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保 留区域、光刻胶部分保留区域和光刻胶完全保留区域，其中光刻胶保留区域对应第一导电 图形，光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形，光刻胶未保留区域 对应于上述图形以外的区域；
[0019] 进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶部分保留区域保 留部分光刻胶，光刻胶完全保留区域的光刻胶厚度保持不变，通过刻蚀工艺刻蚀掉光刻胶 未保留区域的栅金属层和第三导电层，形成导电连接部的图形；
[0020] 灰化掉光刻胶部分保留区域的光刻胶，通过刻蚀工艺刻蚀掉光刻胶部分保留区域 的栅金属层，形成第一导电图形；
[0021] 去除剩余的光刻胶。
[0022] 进一步地，所述第一导电图形为采用源漏金属层形成，所述导电连接部为采用第 三导电层形成，所述通过同一次构图工艺形成所述第一导电图形和所述导电连接部包括：
[0023] 依次沉积第三导电层和源漏金属层，并在所述源漏金属层上涂覆光刻胶；
[0024] 采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保 留区域、光刻胶部分保留区域和光刻胶完全保留区域，其中光刻胶保留区域对应第一导电 图形，光刻胶保留区域和光刻胶部分保留区域对应导电连接部的图形，光刻胶未保留区域 对应于上述图形以外的区域；
[0025] 进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶部分保留区域保 留部分光刻胶，光刻胶完全保留区域的光刻胶厚度保持不变，通过刻蚀工艺刻蚀掉光刻胶 未保留区域的源漏金属层和第三导电层，形成导电连接部的图形；
[0026] 灰化掉光刻胶部分保留区域的光刻胶，通过刻蚀工艺刻蚀掉光刻胶部分保留区域 的源漏金属层，形成第一导电图形；
[0027] 去除剩余的光刻胶。
[0028] 进一步地，所述第三导电层为采用透明导电材料或Mo。
[0029] 进一步地，所述第二导电图形为像素电极，所述在所述绝缘层上形成第二导电图 形时，断开所述导电连接部包括：
[0030] 沉积像素电极层，并在所述像素电极层上涂覆光刻胶；
[0031] 采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区 域，其中，光刻胶保留区域对应于像素电极的图形所在区域，光刻胶未保留区域对应于上述 图形以外的区域；
[0032] 进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻 胶厚度保持不变，通过刻蚀工艺刻蚀掉光刻胶未保留区域的像素电极层和第三导电层，形 成像素电极的图形；
[0033] 去除剩余的光刻胶。
[0034] 本发明实施例还提供了一种阵列基板，所述阵列基板为采用上述的制作方法制作 得到。
[0035] 本发明实施例还提供了一种显示装置，包括上述的阵列基板。
[0036] 本发明的实施例具有以下有益效果：
[0037] 上述方案中，在G0A区域形成连通多个同层设置的第一导电图形的导电连接部， 并在完成后续工艺后，去除导电连接部的至少一部分，使得多个第一导电图形之间相互绝 缘。这样在进行后续工艺时，不同的第一导电图形之间可以通过导电连接部来连通，导电连 接部能够释放第一导电图形上积累的静电，避免在后续工艺中出现静电击穿现象，减少阵 列基板发生静电击穿的几率，提高阵列基板的良率。
【附图说明】
[0038] 图1为现有阵列基板的平面不意图；
[0039] 图2a_2f为现有阵列基板的制作方法的流程示意图；
[0040] 图3为本发明实施例阵列基板的平面示意图；
[0041] 图4a_4j为本发明实施例阵列基板的制作方法的流程示意图。
[0042] 附图标记
[0043] 1基板2栅金属层3栅绝缘层4有源层
[0044] 5第一透明电极6源漏金属层7钝化层8第三导电层
[0045] 9光刻胶10第二透明电极
【具体实施方式】
[0046] 为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合 附图及具体实施例进行详细描述。
[0047] 本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够在不增加构图 工艺的前提下，减少阵列基板发生静电击穿的几率，提高阵列基板的良率。
[0048] 实施例一
[0049] 本实施例提供了一种阵列基板的制作方法，所述阵列基板包括设置于基板上的 GOA(阵列基板行驱动）区域，所述制作方法包括：
[0050] 在所述GOA区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形 上积累的静电释放的导电连接部；
[0051] 在形成有所述第一导电图形的基板上形成绝缘层之后，去除所述导电连接部的至 少一部分，使得所述多个第一导电图形之间相互绝缘。
[0052] 本实施例在GOA区域形成连通多个同层设置的第一导电图形的导电连接部，并在 完成后续工艺后，去除导电连接部的至少一部分，使得多个第一导电图形之间相互绝缘。这 样在进行后续工艺时，不同的第一导电图形之间可以通过导电连接部来连通，导电连接部 能够释放第一导电图形上积累的静电，避免在后续工艺中出现静电击穿现象，减少阵列基 板发生静电击穿的几率，提高阵列基板的良率。
[0053] 进一步地，所述去除所述导电连接部的至少一部分包括：在所述绝缘层上形成第 二导电图形时，断开所述导电连接部。