功率半导体器件及其制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种功率半导体器件；本发明还涉及一种功率半导体器件的制造方法。
【背景技术】
[0002]超级结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。在美国专利US5216275中，以上的交替排列的P型半导体薄层和N型半导体薄层是与N+衬底相连的；在美国专利US6630698B1中，中间的P型半导体薄层和N型半导体薄层与N+衬底可以有大于O的间隔。
[0003]现有技术中，P型半导体薄层和N型半导体薄层的形成一种是通过外延成长然后进行光刻和注入，多次反复该过程得到需要的厚度的P型半导体薄层和N型半导体薄层，这种工艺在600V以上的MOSFET中，一般需要重复5次以上，生产成本和生产周期长。另一种是通过一次生长一种类型的需要厚度的外延之后，进行沟槽的刻蚀，之后在沟槽中填入相反类型的硅；这种方法虽然难度大，但具有简化工艺流程，提高稳定性的效果；采用沟槽结构之后，由于P/N薄层即交替排列的P型半导体薄层和N型半导体薄层中P型半导体薄层和N型半导体薄层在纵方向上的掺杂浓度易于控制，而且没有多次外延工艺造成的薄层中P型半导体薄层和N型半导体薄层或其中之一的掺杂浓度在纵向上发生变化从而带来附加的纵向电场，保证了器件能获得好的漏电特性和高的击穿电压。
[0004]在超级结工艺中，由于采用了交替的P/N薄层，功率半导体器件的体内二极管即P型半导体薄层和N型半导体薄层之间形成的二极管在较低的反偏电压下例如50伏Vds就会把P型半导体薄层和N型半导体薄层完全耗尽掉，这使得该二极管具有很硬的反向恢复特性，这一硬的反向恢复特性造成器件的恢复电流急剧变化，反向恢复中波动剧烈，引起电路中的大地电磁噪音(EMI NOISE)，对电路中别的器件的工作带来影响，在这点上，功率半导体器件不如常规的MOSFET器件，常规的MOSFET器件的漂移区不具有P/N薄层结构、而是整个漂移区都是N-掺杂，因为常规的MOSFET器件N-漂移区的耗尽是一直随着电压(Vds)的增加而扩展，反向恢复特性较软。
[0005]在工艺选择上，多次外延成长和光刻、注入工艺有复杂、制造周期长和成本高的问题，沟槽填充工艺中，需要在沟槽工艺之前在高浓度掺杂的衬底上淀积厚度达数十微米的外延层，也增加了工艺的成本。
【发明内容】
[0006]本发明所要解决的技术问题是提供一种功率半导体器件，能使制造成本最小化，同时还能优化器件的比导通电阻以及器件在关断过程中的反向恢复的软度系数(SOFTNESS)。为此，本发明还提供一种功率半导体器件的制造方法。
[0007]为解决上述技术问题，本发明提供的功率半导体器件形成于N型硅衬底上，所述功率半导体器件的中间区域为电流流动区，终端保护结构环绕于所述电流流动区的外周；所述电流流动区中的漂移区包括超级结漂移区和单一漂移区，所述超级结漂移区由多个交替排列的N型薄层和P型薄层组成的，所述单一漂移区由N型掺杂的第一 N型层组成；在所述漂移区的顶部形成有P阱。
[0008]在所述硅衬底上形成有多个沟槽，所述超级结漂移区中的各相邻所述沟槽之间为硅衬底薄层，各所述N型薄层由通过对所述硅衬底薄层的侧面进行掺杂组成、或者各所述N型薄层由所述硅衬底薄层加上形成于所述硅衬底薄层两侧的第一 N型硅外延层组成；各所述P型薄层由填充于所述沟槽中的第二 P型硅外延层组成。
[0009]所述N型薄层的电阻率在横向上是变化的且包括第一高电阻率部分和第一低电阻率部分，所述第一低电阻率部分为所述硅衬底薄层的两侧进行过的侧面掺杂的部分、或者所述第一低电阻率部分为形成于所述硅衬底薄层两侧的所述第一 N型硅外延层；所述第一高电阻率部分由位于所述第一低电阻率部分中间的所述硅衬底薄层组成；所述第一低电阻率部分和邻近的所述P型薄层相接触；由所述第一低电阻率部分和其邻近的所述P型薄层实现电荷平衡。
[0010]所述第一 N型层的宽度大于所述N型薄层的宽度，且所述第一 N型层的宽度由两相邻的沟槽定义，所述第一 N型层包括第二高电阻率部分和第二低电阻率部分，所述第二高电阻率部分为所述第一 N型层的中间部分，所述第二低电阻率部分位于所述第二高电阻率部分的两侧且和形成于所述第一 N型层两侧的所述沟槽中的所述P型薄层相接触，所述第二低电阻率部分的工艺条件和所述第一低电阻率部分相同。
[0011]所述第一 N型层和其邻近的所述P型薄层的电荷不平衡，所述第一 N型层和其邻近的所述P型薄层之间连接反偏电压的条件下、所述第二低电阻率部分能被邻近的所述P型薄层完全横向耗尽，所述第二高电阻率部分不能被所述P型薄层完全横向耗尽，所述第二高电阻率部分的未被所述P型薄层横向耗尽的部分和所述P阱之间形成纵向耗尽的PN结；在反偏电压增加时，所述P阱对所述第二高电阻率部分的纵向耗尽的深度增加。
[0012]进一步的改进是，所述功率半导体器件为MOSFET器件，在所述漂移区底部形成有由背面离子注入区组成的N型区，所述N型区的底部和背面金属形成欧姆接触。
[0013]进一步的改进是，所述功率半导体器件为MOSFET器件，在所述漂移区底部形成有由背面离子注入区组成N型缓冲区和N型区，所述N型缓冲区的顶部和所述漂移区底部接触、所述N型区的顶部和所述N型缓冲区的底部接触、所述N型区的底部和背面金属形成欧姆接触；所述N型区的掺杂浓度大于所述N型缓冲区的掺杂浓度。
[0014]进一步的改进是，所述功率半导体器件为IGBT器件，在所述漂移区底部形成有由背面离子注入区组成N型区和P型区，所述N型区的顶部和所述漂移区底部接触、所述P型区的顶部和所述N型区的底部接触、所述P型区的底部和背面金属形成欧姆接触。
[0015]进一步的改进是，所述功率半导体器件为沟槽栅MOSFET器件，或者所述功率半导体器件为平面栅MOSFET器件。
[0016]进一步的改进是，所述功率半导体器件为沟槽栅IGBT器件，或者所述功率半导体器件为平面栅IGBT器件。
[0017]进一步的改进是，所述N型区的厚度为0.5微米?5微米。
[0018]进一步的改进是，所述单一漂移区包括一个以上所述第一 N型层，各所述第一 N型层分布于所述电流流动区的不同区域，各所述第一 N型层的区域位置分别由各所述第一 N型层两侧的所述沟槽定义，各所述第一 N型层的区域位置处形成有一个以上的所述功率半导体器件的单元结构。
[0019]进一步的改进是，各所述第一 N型层的区域位置和所述终端保护结构的区域不邻接。
[0020]进一步的改进是，各所述第一 N型层的区域位置和所述功率半导体器件的栅金属电极图形的区域不邻接。
[0021]为解决上述技术问题，本发明提供的功率半导体器件的制造方法中的所述功率半导体器件为MOSFET器件，包括如下步骤:
[0022]步骤一、在N型掺杂的所述硅衬底表面依次淀积第一二氧化硅层和第二氮化硅层；利用光刻刻蚀工艺依次对所述第二氮化硅层和所述第一二氧化硅层形成沟槽图形掩模。
[0023]步骤二、以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个所述沟槽；由所述沟槽定义出所述超级结漂移区和所述单一漂移区的形成区域。
[0024]步骤三、进行正面淀积在所述沟槽的底面和侧面形成所述第一 N型硅外延层；由所述第一 N型硅外延层分别形成所述第一低电阻率部分和所述第二低电阻率部分。
[0025]步骤四、进行正面淀积在所述沟槽的中形成所述第二 P型硅外延层，所述第二 P型硅外延层和所述第一 N型硅外延层接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化娃都去除。
[0026]步骤五、形成所述MOSFET器件的栅极结构，所述栅极结构包括栅介质层和多晶硅栅；形成所述P阱；进行N+离子注入形成源区；在形成了所述源区的所述硅衬底正面形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述源区或所述多晶硅栅接触；进行P+离子注入形成P阱引出区，所述P阱引出区位于和所述源区相接触的所述接触孔底部，所述P阱引出区和所述P阱相接触；淀积正面金属并对所述正面金属进行光刻刻蚀分别形成源极和栅极。
[0027]步骤六、从背面对所述硅衬底进行减薄。
[0028]步骤七、进行背面N型离子注入在所述漂移区底部形成N型区。
[0029]步骤八、对所述N型区的离子进行激活。
[0030]步骤九、进行背面金属化形成漏极，所述N型区的底部和背面金属形成欧姆接触。
[0031]为解决上述技术问题，本发明提供的功率半导体器件的制造方法中的所述功率半导体器件为MOSFET器件，包括如下步骤:
[0032]步骤一、在N型掺杂的所述硅衬底上形成所述P阱。
[0033]步骤二、在所述硅衬底表面依次淀积第一二氧化硅层和第二氮化硅层；利用光刻刻蚀工艺依次对所述第二氮化硅层和所述第一二氧化硅层形成沟槽图形掩模。
[0034]步骤三、以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个所述沟槽；由所述沟槽定义出所述超级结漂移区和所述单一漂移区的形成区域。
[0035]步骤四、进行正面淀积在所述沟槽的底面和侧面形成所述第一 N型硅外延层；由所述第一 N型硅外延层分别形成所述第一低电阻率部分和所述第二低电阻率部分。
[0036]步骤五、进行正面淀积在所述沟槽的中形成所述第二 P型硅外延层，所述第二 P型硅外延层和所述第一 N型硅外延层接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化娃都去除。
[0037]步骤六、形成所述MOSFET器件的栅极结构，所述栅极结构包括栅介质层和多晶硅栅；进行N+离子注入形成源区；在形成了所述源区的所述硅衬底正面形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述源区或所述多晶硅栅接触；进行P+离子注入形成P阱引出区，所述P阱引出区位于和所述源区相接触的所述接触孔底部，所述P阱引出区和所述P阱相接触；淀积正面金属并对所述正面金属进行光刻刻蚀分别形成源极和栅极。
[0038]步骤七、从背面对所述硅衬底进行减薄。
[0039]步骤八、进行背面N型离子注入在所述漂移区底部形成N型区。
[0040]步骤九、对所述N型区的离子进行激活。
[0041]步骤十、进行背面金属化形成漏极，所述N型区的底部和背面金属形成欧姆接触。
[0042]为解决上述技术问题，本发明提供的功率半导体器件的制造方法中的所述功率半导体器件为MOSFET器件，包括如下步骤:
[0043]步骤一、在N型掺杂的所述硅衬底表面依次淀积第一二氧化硅层和第二氮化硅层；利用光刻刻蚀工艺依次对所述第二氮化硅层和所述第一二氧化硅层形成沟槽图形掩模。
[0044]步骤二、以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个所述沟槽；由所述沟槽定义出所述超级结漂移区和所述单一漂移区的形成区域。
[0045]步骤三、进行磷扩散对所述沟槽的底面和侧面的所述硅衬底进行掺杂并分别所述第一低电阻率部分和所述第二低电阻率部分。
[0046]步骤四、进行正面淀积在所述沟槽的中形成所述第二 P型硅外延层，所述第二 P型硅外延层将所述沟槽完全填满；将所述沟槽顶部表面