一种半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种蚀刻多孔低k介电层之前避免在多孔低k介电层上形成的硬掩膜叠层结构中出现气泡缺陷的方法。
【背景技术】
[0002]在半导体器件的后段制程(BEOL)中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层。
[0003]为了提高双大马士革工艺的实施精度，在形成用于填充铜金属互连层的铜金属互连结构之前，需要在多孔低k介电层上形成硬掩膜叠层结构。现有的硬掩膜叠层结构如图1A所示，在形成有前端器件的半导体衬底100上形成有自下而上层叠的蚀刻停止层101、多孔低k介电层102和硬掩膜叠层结构，所述硬掩膜叠层结构由自下而上层叠的缓冲层103和硬掩膜层104构成，其中，缓冲层103由自下而上层叠的Black Diamond (具有低介电常数的碳化硅，简称BD)层103a和TEOS (正硅酸乙酯)层103b构成，在后续研磨填充的铜互连金属时可以避免机械应力对多孔低k介电层102的多孔化结构造成损伤硬，掩膜层104由自下而上层叠的金属硬掩膜层104a和氧化物硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。
[0004]所述硬掩膜叠层结构是通过沉积工艺形成的，在多孔低k介电层102上沉积BD层103a之后，沉积TEOS层103b。由于BD层103a的表面会吸附TEOS的气态成分，因此，在TEOS层103b的沉积终止之后，在TEOS层103b和BD层103a之间的界面处形成气泡缺陷。在蚀刻多孔低k介电层102以在其中形成用于填充铜金属互连层的铜金属互连结构之后，存在气泡缺陷的位置容易受到后续实施的湿法清洗的腐蚀液的侵蚀，进而影响后续铜金属互连层的填充。
[0005]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0006]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和BD层；对所述BD层的表面实施氧等离子体处理，以阻止在所述BD层上沉积TEOS层时所述BD层的表面吸附所述TEOS的气态成分形成气泡缺陷；在所述BD层上沉积所述TEOS层，并在所述TEOS层上沉积形成硬掩膜层，其中，所述BD层、所述TEOS层和所述硬掩膜层构成硬掩膜叠层结构。
[0007]进一步，所述氧等离子体处理的工艺参数为:02的流量500-2000sccm，He的流量100-5000sccm，压力 0.1-10.0Torr，功率 100-3000W。
[0008]进一步，所述硬掩膜层由自下而上层叠的金属硬掩膜层和氧化物硬掩膜层构成。
[0009]进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。
[0010]进一步，所述氧化物硬掩膜层的构成材料包括S12或S1N，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。
[0011]进一步，形成所述硬掩膜层之后，还包括下述步骤:在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；在所述铜金属互连沟槽和通孔中填充铜金属互连层。
[0012]进一步，形成所述铜金属互连沟槽和通孔包括:在所述硬掩膜层中形成用作所述沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多孔低k介电层中形成用作所述通孔的图案的第二开口 ；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连沟槽和通孔。
[0013]进一步，在所述蚀刻结束之后，还包括去除通过所述铜金属互连通孔露出的蚀刻停止层以及实施蚀刻后处理的步骤。
[0014]进一步，实施所述填充之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。
[0015]进一步，实施所述填充之后，还包括执行化学机械研磨直至露出所述硬掩膜层的步骤。
[0016]根据本发明，在所述多孔低k介电层上形成用于蚀刻所述多孔低k介电层以在其中形成用于填充所述铜金属互连层的所述铜金属互连沟槽和通孔的硬掩膜叠层结构时，可以避免在所述硬掩膜叠层结构中形成气泡缺陷。
【附图说明】
[0017]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0018]附图中:
[0019]图1为在多孔低k介电层上形成现有的硬掩膜叠层结构之后的器件的示意性剖面图；
[0020]图2A-图2F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0021]图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0022]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0023]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的蚀刻多孔低k介电层之前避免在多孔低k介电层上形成的硬掩膜叠层结构中出现气泡缺陷的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0024]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0025][示例性实施例]
[0026]下面，参照图2A-图2F和图3来描述根据本发明示例性实施例的方法在蚀刻多孔低k介电层之前避免在多孔低k介电层上形成的硬掩膜叠层结构中出现气泡缺陷的方法的主要步骤。
[0027]参照图2A-图2F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0028]首先，如图2A所示，提供半导体衬底200，采用化学气相沉积工艺在半导体衬底200上依次形成蚀刻停止层201、多孔低k介电层202和BD层203a。
[0029]在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。
[0030]蚀刻停止层201的材料优选SiCN、SiC、SiN或BN，其作为后续蚀刻多孔低k介电层202以形成上层铜金属互连结构的蚀刻停止层的同时，可以防止下层铜金属互连线中的铜扩散到上层的介电质层(例如多孔低k介电层202)中。
[0031]多孔低k介电层202的形成包括以下步骤:在蚀刻停止层201上沉积低k介电层，其构成材料可以选自本领域常见的具有低k值(介电常数小于4.0)的材料，包括但不限于k值为2.6-2.9的娃酸盐化合物(Hydrogen Silsesqu1xane,简称为HSQ)、k值为2.8的HOSP? (Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料)以及k值为2.65的SiLK? (Dow Chemical公司制造的一种低介电常数材料)等等；采用紫外福照或者加热等方法使低k介电层多孔化，以形成多孔低k介电层202，由于需要实施多孔化过程，因此，在沉积低k介电层的过程中，需要添加造孔剂前体，例如CltlH16(ATRP)。
[0032]接着，如图2B所示，对BD层203a的表面实施氧等离子体处理205，以阻止后续沉积TEOS层时BD层203a的表面吸附TEOS的气态成分形成气泡缺陷。氧等离子体处理205的工艺参数为:02的流量500-2000sccm, He的流量100-5000sccm，压力0.1-10.0Torr，功率100-3000W，其中，sccm代表立方厘米/分钟，Torr代表毫米汞柱。
[0033]接着，如图2C所示，在BD层203a上沉积TEOS层203b。所述沉积优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
[0034]TEOS层203b和BD层203a构成缓冲层203，以在后续研磨填充的铜金属互连层时可以避免机械应力对多孔低k介电层202的多孔化结构造成损伤。
[0035]接着，如图2D所示，在TEOS层203b上沉积形成硬掩膜层204。硬掩膜层204由自下而上层叠的金属硬掩膜层204a和氧化物硬掩膜层204b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度，保证于硬掩膜层204中所需形成的全部沟槽图形的深度和侧壁轮廓的一致性，即先将具有不同特征尺寸的沟槽图案形成在氧化物硬掩膜层204b中，再以氧化物硬掩膜层204b为掩膜蚀刻金属硬掩膜层204a于硬掩膜层204中制作所需形成的沟槽图形。金属硬掩膜层204a的构成材料包括TiN、BN、Al