接触孔及其形成方法
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种接触孔及其形成方法。
【背景技术】
[0002]目前，在半导体器件的制作过程中，接触孔作为多层金属层间互连以及器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。随着半导体技术的不断提高，接触孔的尺寸不断缩小，制程要求接触孔的尺寸也相应变小，接触孔的制作难度也相应地增加。
[0003]在形成接触孔之前，需要在半导体的衬底中形成源区、漏区、表面的金属硅化物、衬底上的栅极结构以及覆盖在栅极结构的层间介质层(Interlayer Dielectric, ILD)。在形成所述接触孔时，需要通过图形化所述层间介质层来定义接触孔的尺寸；而对于形成在源区或者漏区的接触孔来说，尺寸不仅影响到接触孔是否容易形成，还会对衬底中的器件造成影响。
[0004]以生成在源区或者漏区上的接触孔为例，一般来说，对于接触孔的制作来说，接触孔的尺寸越大，发生接触孔断开问题(contact open)的几率越小；但是,尺寸较大的接触孔可能会对半导体器件的性能造成影响。
【发明内容】
[0005]本发明解决的问题是提供一种接触孔及其形成方法，能够在减少对半导体器件的性能造成影响的前提下，尽量增大所述接触孔的尺寸。
[0006]为解决上述问题，本发明提供一种接触孔的形成方法，包括:
[0007]提供衬底；
[0008]在所述衬底上形成栅极；
[0009]在栅极之间的衬底中形成源区以及漏区；
[0010]在所述衬底以及栅极上形成层间介质层；
[0011]在所述层间介质层中形成位于所述栅极之间的接触孔，以暴露出所述源区或者漏区；
[0012]在所述接触孔的内壁以及底面形成介质材料层；
[0013]在形成有所述介质材料层的接触孔中填充掩模层；
[0014]以所述掩模层为掩模，去除位于接触孔侧壁上部的介质材料层；
[0015]去除所述掩模层；
[0016]去除位于所述接触孔底面的介质材料层，使剩余的介质材料层均位于所述接触孔侧壁的下部，且所述剩余的介质材料层沿接触孔侧壁的方向覆盖所述栅极；
[0017]在所述接触孔中形成导电插塞。
[0018]可选的，如权利要求1所述的形成方法，其特征在于，在形成栅极的步骤之后，形成源区以及漏区之前，还包括:在所述栅极的侧壁分别形成侧墙；在形成接触孔的步骤中，靠近所述接触孔的侧墙被去除或部分去除。
[0019]可选的，在形成层间介质层的步骤之前，还包括在栅极、源区、漏区以及衬底上覆盖接触孔蚀刻停止层。
[0020]可选的，形成接触孔的步骤包括，使所述接触孔露出所述栅极的侧壁。
[0021]可选的，形成介质材料层的步骤包括，采用低K材料形成所述介质材料层。
[0022]可选的，所述介质材料层中包括硅，还包括氧或者碳元素的至少一种。
[0023]可选的，形成介质材料层的步骤包括:使所述介质材料层的厚度不大于所述接触孔孔径的三分之一。
[0024]可选的，在形成掩模层的步骤中，所述掩模层是底部抗反射涂层或者深紫外线吸收氧化物层。
[0025]可选的，去除位于接触孔侧壁上部的介质材料层的步骤包括:使去除后剩余的介质材料层沿接触孔侧壁方向的高度至少超过栅极50纳米。。
[0026]可选的，去除位于接触孔侧壁上部的介质材料层的步骤包括:采用干法蚀刻去除所述介质材料层。
[0027]可选的，所述掩模层是底部抗反射涂层，或者深紫外线吸收氧化物层；去除掩模层的步骤包括:采用含有氮气和氢气的等离子气体去除所述掩模层。
[0028]可选的，在去除掩模层的步骤中，采用湿法蚀刻去除所述掩模层，湿法蚀刻的蚀刻剂采用四甲基氢氧化铵。
[0029]可选的，在去除接触孔底面的介质材料层的步骤中，采用干法蚀刻去除位于接触孔底面所述介质材料层。
[0030]此外，本发明还提供一种接触孔，包括:
[0031]衬底，所述衬底上设有不少于一个栅极，栅极露出的衬底中设有源区和漏区；
[0032]形成于所述衬底以及栅极上的层间介质层；
[0033]形成于所述层间介质层中的接触孔，所述接触孔位于所述栅极之间，并将所述源区或者漏区暴露出；
[0034]设于所述接触孔侧壁下部的介质材料层，所述介质材料层沿所述接触孔侧壁的方向覆盖所述栅极；
[0035]填充于所述接触孔中的导电插塞。
[0036]可选的，所述层间介质层与衬底之间、所述层间介质层与栅极之间还设有接触孔蚀刻停止层。
[0037]可选的，所述介质材料层为低K材料层。
[0038]可选的，所述介质材料层中包括硅，还包括氧或者碳元素的至少一种。
[0039]与现有技术相比，本发明的技术方案具有以下优点:
[0040]所述层间介质层中形成位于所述栅极之间的接触孔，以暴露出所述源区或者漏区，在接触孔侧壁的下部还剩余一部分介质材料层，这一部分介质材料层起到隔离了栅极与导电插塞的作用，因此在形成接触孔时可以制作尺寸较大的接触孔，以减小了发生接触孔中的导电插塞断开的几率；同时，由于所述剩余的介质材料层还能增大栅极与导电插塞的间距，因此还可以减小了栅极与导电插塞之间的寄生电容，以优化半导体器件的性能。
[0041]进一步，由于在形成所述接触孔时，去除了部分侧墙，从而可以获得较大尺寸的接触孔，进而减小了接触孔中的导电插塞断开的几率。
[0042]进一步，采用K值小于3的低K材料作为所述介质材料层，能够进一步减小栅极与导电插塞之间的寄生电容。
[0043]进一步，在形成所述接触孔时，形成的接触孔侧壁将所述栅极暴露出意味着进一步增大了所述接触孔的孔径。
【附图说明】
[0044]图1是本发明接触孔的形成方法一实施例的流程示意图。
[0045]图2至图8是图1中接触孔在各个步骤的结构示意图。
【具体实施方式】
[0046]由于现有半导体器件的尺寸不断减小，在形成接触孔时发生接触孔断开问题的几率大大增加。而如果为了防止断开而增加接触孔的开口尺寸。则容易导致在接触孔中形成导电插塞后发生栅极与导电插塞短路的现象。
[0047]为此，本发明提供一种接触孔的形成方法，在接触孔侧壁的下部形成剩余的介质材料层，所述剩余的介质材料层在沿侧壁方向覆盖所述栅极。这样可以形成较大接触孔，并且由于剩余的介质材料层的绝缘隔离的作用，还能避免栅极与导电插塞之间发生的短路现象。
[0048]参考图1，为本发明接触孔的形成方法一实施例的流程示意图，包括以下步骤:
[0049]步骤SI，提供衬底，在所述衬底上形成栅极，并在衬底中形成源区以及漏区；
[0050]步骤S2，在所述衬底以及栅极上形成层间介质层；
[0051]步骤S3，在所述层间介质层中形成接触孔以暴露出所述源区或者漏区；
[0052]步骤S4,在所述接触孔的内壁以及底面形成介质材料层；
[0053]步骤S5，在形成有所述介质材料层的接触孔中填充底部抗反射涂层(BARC)；
[0054]步骤S6，以所述底部抗反射涂层为掩模，去除位于接触孔侧壁上部的介质材料层；
[0055]步骤S7,去除所述底部抗反射涂层；
[0056]步骤S8，去除位于所述接触孔底面的介质材料层，使剩余的介质材料层均位于所述接触孔侧壁的下部，且所述剩余的介质材料层沿接触孔侧壁的方向覆盖所述栅极；
[0057]步骤S9,在所述接触孔中形成导电插塞。
[0058]通过上述步骤，接触孔的尺寸可以做得更大，降低接触孔断开的几率；在所述接触孔中形成位于接触孔内壁下部的介质材料层可以避免后续形成的导电插塞与栅极发生短路，并且，在所述接触孔中形成导电插塞后，导电插塞与接触孔旁边的栅极的距离增大，导电插塞与栅极之间的寄生电容减小；同时，采用介质材料层可以进一步减小所述寄生电容。
[0059]为使