在金属层上进行无电金属沉积的方法及应用
【技术领域】
[0001]本发明涉及一种在制造集成电路晶片中在金属层上进行无电金属沉积的方法及应用。
【背景技术】
[0002]在硅晶片上制作集成电路要使用一系列步骤以制成晶片成品。在部分制备方法中，晶片被沉积一层二氧化硅(S12)，并且该5102或合适的介质被刻蚀，以便在晶片上形成通道或电路通道，该通道基本上是在S1Jl上形成的并在延伸到硅层的通路。然后电路通道被填充以导电金属，以形成完成的电路。已周知，集成电路生产是非常严格和困难的，因为加工方法必须高度可靠且产品晶片基本是零缺陷的。
现有的晶片金属化方案是在通路中的先前涂敷有TiW或其它合适的屏障层/粘合层上使用溅射或蒸发的Al-Cu合金，以填充通路并完成电路。此技术在生产小于2-2.5微米线宽的电路并完全地填充高与宽的纵横比大于I的通道方面存在严重的缺点。在高的纵横比情况下，由不良填充而产生的接缝和空隙不仅产生电的不连续性和高的通道电阻，而且在后续加工步骤中引起杂质的夹带，这又经常会导致可靠性问题。本发明的金属化方案试图消除这些问题并使用化学蒸气沉积(CVD)或溅射Al-Cu作为电路金属，但金属例如铝的沉积涉及许多困难并需要非常细心。也研宄过定向的溅射的应用，但特别在小尺寸和高的纵横比情况下控制非常困难。
从电性能考虑，晶片的金属化要求使用各种金属例如镍或优选使用铜，但是这些金属和特别是铜具有许多缺点，例如倾向于通过金属屏障层或粘合层扩散到硅中。刻蚀铜以产生要求的精细的线状电路图形也很困难，并且用于沉积铜的CVD过程遇到涉及选择性和处理温度的许多复杂因素。因此，采用低温湿法处理技术例如无电铜沉积是很有用的，该方法较经济和易于使用。
用无电铜沉积制备电子器件的方法在美国专利N0.5，308，796 (Feldman等)和由共发明人 Cecilia Mak 撰写，在 MRSBULLETIN / Augustl994，Vol.XIX，N0.8，55-62 页发表的题为“在金属和金属娃化物上的无电铜沉积”(Electroless copper deposit1n onmetalsand metal silicides)的有关文章中给出。专利及文章均引此作为参考。一般地是在刻蚀硅晶片上的二氧化硅所刻划出的电路图形上先沉积一薄层催化材料，特别是钯。经退火将邻近硅表面的钯转变为Pd2Si,而在S12上的Pd不发生反应。然后用选择性刻蚀除去未反应的Pd，在通道的底部只留下Pd2Si,该物质覆盖硅表面。随后的无电铜沉积只在催化Pd2Si区域内发生。不幸地，这种方法尚有缺点，因为整个晶片必须涂覆以钯层，然后该钯层必须被选择性地刻蚀掉而留下含有Pd2Si的所需电路区域。这是一件困难的工作，且除了在所要求的区域之外，晶片上剩余的钯会造成有害的沉积层和由通道中的空隙和其它沉积问题造成有缺陷的晶片。然后刻蚀溶液必须经废液处理，以回收钯，这又带来不可避免的处理和处置问题。
在Mak的上述文章中，给出的另一种成图形方案是依靠通道底部的薄层钨膜的选择性CVDo通道底部的暴露的硅将沉积的六氟化钨还原成钨金属，该金属薄膜用作后续无电铜沉积的晶核层和扩散屏障层。但是已注意到，此方法在引晶步骤期间，有在钨层下面形成蛀孔似的缺陷的可能，并且完全由硅还原形成的钨膜可能孔太多而不能作为扩散屏障层。
目前，优选制备技术是通过CVD在通道底部形成钨合金膜例如TiW膜，并用CVD技术使通道金属化。一种方法是采用CVD技术用贵金属通常是金来涂覆TiW，该金层作为进一步互连金属化的氧化保护和低电阻接触，但是，本技术尚不十分满意，故期求更有效的技术以使具有钨合金或其它金属屏障层的通道金属化。
无电沉积是通过化学还原在催化表面化学沉积金属或金属混合物，无电金属沉积的组合物和方法在引此作为参考的美国专利N0.3011920已公开。如果欲沉积金属的衬底是惰性的一即对金属沉积是非催化的，则通常的沉积方法包括预处理以促进清洁和粘合，沉积之前用合适的沉积催化剂处理使衬底催化，以使表面呈催化性以加速本技术接下来的无电金属沉积。
用于无电沉积方法中地商用催化剂包括由基本上摩尔过量的二价锡与钯离子在盐酸溶液中的反应产物。反应产物被认为是锡钯胶体。可以认为，氧化的四价锡与未反应的二价锡与钯离子结合，形成保护性的，可能是聚合的钯或钯-锡合金的配合物，而未反应的二价锡离子作为抗氧剂。
引此参考的美国专利N0.3904792公开了对胶体锡钯催化的改进。在该专利中，提供了一种催化剂，比上述美国专利N0.3011920中公开的酸性要低，其中一部分盐酸用可溶金属卤化酸性盐代替，得到具有PH接近3.5的更稳定的催化剂。
在该技术中，已知用由二价锡与贵金属离子的反应产物所形成的催化剂，处理顺序一般包括衬底的催化、通常用酸例如氟硼酸或高氯酸对催化层的加速，和无电金属沉积等步骤。已知加速步骤是用于活化钯催化剂，增强沉积反应的引发，并降低对欲沉积区域全部覆盖所需的沉积时间。
但不幸的是，一般的无电沉积方法不能被用于沉积硅晶片，由于它们缺乏选择性，以致该催化剂将催化整个晶片，除非将催化剂从不需要的区域除去，否则不需要的沉积将产生有缺陷的部分。
为方便起见，下面的描述将针对硅晶片集成电路和钨基合金，特别是TiW合金用作欲无电沉积的金属化屏障层，但是熟知本技术领域的人应明白本发明是针对敏化用于在其上进行无电金属沉积的其它金属和金属合金，这些金属可用于制造集成电路或其它类型的电路或要求金属化的产品。例如，铝被通常用作导体层，该层被金属化以提供成品。铝的一种应用是作芯片连接焊盘例如称为C4焊盘的可控失稳芯片连接焊盘。C4焊盘是支撑将芯片连接到衬底例如薄膜衬底的C4焊料球的微穴。引此作参考中的美国专利N0.5243140给出了典型的C4焊盘。
[0003]
【发明内容】
[0004]考虑到先前技术的问题和缺点，本发明的目的是提供催化金属和金属合金的一种方法，用于在其上进行无电金属沉积。
本发明的进一步目的是提供一种用于在金属和金属合金上无电金属沉积例如铜的金属化方法，以制备集成电路晶片。
[0005]为实现前述发明目的，本发明采用的技术方案包括:
一种在制造集成电路晶片中在金属层上进行无电金属沉积的方法，该方法包括:
用活化溶液活化金属层，该溶液除去金属层氧化物和/或刻蚀金属表面；
用含敏化金属的非氨型氮配合物的碱性组合物与活化晶片接触，以敏化金属层；和无电金属沉积催化过的晶片。
[0006]进一步的，所述金属选自T1、W、Ti / W合金和/或铝及铝合金。
[0007]进一步的，所述活化溶液是酸性或是碱性的并包含一种配位剂，以与在活化步骤期间可被除去的金属形成配合物。
[0008]作为本发明的一实施方式，所述金属是T1、W、Ti / W合金，所述活化溶液是碱性的。
[0009]进一步的，所述活化溶液还包含有螯合剂如EDTA以螯合金属杂质，所述金属杂质包括铁、钴、镍和铜。所述活化溶液含有氟离子作为配位剂。所述敏化金属包括钯，所述敏化溶液的pH控制在约9-13，优选为11-12，所述配合物是钯-乙二胺配合物，其中钯对乙二胺的摩尔比约3:1-5:1
作为本发明的另一实施方式，所述金属层是铝或铝合金时，活化溶液呈酸性。优选为含HF和/或HCl的酸性蚀刻剂。
[0010]进一步的，所述敏化组合物是非氨型钯氮配合物，所述敏化溶液的pH约为10.5-11，所述配合物是钯-乙二胺配合物。
[0011 ] 一种由上述方法制造的集成电路晶片。
[0012]与现有技术相比，本发明的优点包括:本发明金属化处理期间屏障层的厚度不会受影响；在浸入钯配合物溶液后，金属化的晶片不需进一步处理，不会由于在器件不需要的区域发生沉积而造成有缺陷的晶片；本发明的工艺简单，条件可控性高，能制备出高质量的晶片，适合大规模工业应用。
【具体实施方式】
[0013]鉴于现有技术中的不足，本案发明人经长期研宄和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
[0014]根据本发明方法，优选被金属化的硅晶片包括具有二氧化硅或其它介电层的硅衬底。二氧化硅层中的通道或其它通路是用扩散金属层例如钨基合金如TiW并采用例如CVD方法来提供的，此层必须进行金属化，通道被填充以提供集成电路晶片所要求的线路。
一般地，硅晶片上沉积有厚约1-5 μ m的二氧化硅层，该层经刻蚀成通道或其它通路的形式，并从二氧化硅层延伸到硅层，以提供要求的的电路图形。金属层典型地是钨基合金作为扩散层、屏障层和/或粘合层，并用例如化学蒸气沉积(CVD)的技术沉积在电路通路(通道)底部的硅层上。钨基合金的厚度一般约200-1000埃，但可以有很宽的变化。可用作屏障层/粘合层的金属或合金例子包括TiW，W