芯片封装结构及其制造方法
【技术领域】
[0001]本发明是有关于一种半导体封装结构及其制造方法，且特别是有关于一种芯片封装结构及其制造方法。
【背景技术】
[0002]在半导体产业中，集成电路(Integrated Circuits, IC)的生产，主要分为三个阶段:晶圆(wafer)的制造、集成电路的制作以及集成电路的封装(Package)等。其中,裸芯片是经由晶圆(Wafer)制作、电路设计、光罩制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸芯片，在经由裸芯片上的接点与外部信号电性连接后，可再以封胶材料将裸芯片包覆着，其封装的目的在于防止裸芯片受到湿气、热量、噪声的影响，并提供裸芯片与外部电路之间电性连接的媒介，如此即完成集成电路的封装步骤。
[0003]随着集成电路的密集度的增加，芯片的封装结构越来越复杂而多样化。另一方面，为了提高封装结构的散热效果，通常会在封装结构上设置散热片。传统散热方式是藉由粘胶(adhesive)或是焊料(solder)将散热片贴附在封装结构表面,然而此种散热方式散热片往往无法牢固地贴合在封装结构上，以至于散热片可能从封装结构上剥离或脱落，而影响产品的生产良率以及使用上的可靠度，更需额外耗费散热片的成本。
【发明内容】
[0004]本发明提供一种芯片封装结构，其可提升散热效率，节省生产成本。
[0005]本发明提供一种芯片封装结构的制作方法，其制作出的芯片封装结构可提升散热效率，节省生产成本。
[0006]本发明的一种芯片封装结构，其包括导线架、芯片、至少一散热柱以及封装胶体。导线架包括芯片座以及多个引脚。芯片座具有至少一贯孔。引脚环绕芯片座设置。芯片设置于芯片座上并电性连接至引脚。芯片包括主动表面以及相对主动表面的背面。芯片以背面设置于芯片座上。散热柱设置于背面并穿过贯孔。封装胶体包覆芯片、至少部份引脚以及芯片座。封装胶体包括至少一开口，以暴露散热柱。
[0007]—种芯片封装结构的制造方法包括下列步骤。提供晶圆。晶圆包括具有导电图案的主动表面以及相对主动表面的背面，其中晶圆包括多个彼此连接且阵列排列的芯片。设置具有多个开孔的图案化干膜层于晶圆的背面。进行电镀工艺，以图案化干膜层为掩膜而分别于开孔内形成多个散热柱。移除图案化干膜层。切割晶圆以使芯片彼此分离。各芯片具有散热柱的至少其中之一。提供导线架。导线架包括芯片座以及多个引脚。芯片座具有至少一贯孔。引脚环绕芯片座设置。设置芯片的其中之一于芯片座上并电性连接芯片至引脚，并以芯片的散热柱穿过贯孔。提供封装胶体，以包覆芯片、至少部份引脚以及芯片座。封装胶体包括至少一开口，并暴露散热柱。
[0008]在本发明的一实施例中，上述的散热柱的数量为多个。
[0009]在本发明的一实施例中，上述的散热柱位于贯孔内，且开口暴露散热柱。
[0010]在本发明的一实施例中，上述的开口的数量为多个。开口分别暴露散热柱。
[0011]在本发明的一实施例中，上述的贯孔的数量为多个。散热柱分别位于贯孔内。
[0012]在本发明的一实施例中，上述的开口至少暴露各散热柱的顶面。
[0013]在本发明的一实施例中，上述的芯片封装结构更包括多个导线。导线分别电性连接芯片与引脚。
[0014]在本发明的一实施例中，上述的各引脚包括内引脚以及外引脚。导线分别电性连接芯片与内引脚。
[0015]在本发明的一实施例中，上述的封装胶体包覆内引脚。
[0016]在本发明的一实施例中，上述的芯片座用以承载芯片的上表面与各引脚用以与芯片电性连接的上表面之间具有高度差。
[0017]在本发明的一实施例中，上述的开口暴露至少部份芯片座。
[0018]基于上述，本发明的芯片封装结构将散热柱通过电镀的方式直接形成于芯片的背面，并将芯片设置于导线架的芯片座上，且散热柱穿过芯片座的贯孔，而封装胶体更包括对应于散热柱的开口，以暴露散热柱。如此，本发明的芯片封装结构即可通过被封装胶体暴露的散热柱将芯片所产生的热能直接散逸至外界。因此，本发明的芯片封装结构确实可提升芯片封装结构的散热效能，更可省去设置散热膏或散热片等额外的散热元件的成本。
[0019]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【附图说明】
[0020]图1A至图1G是依照本发明的一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
[0021]图2是图1G的芯片设置于芯片座上的仰视示意图。
[0022]图3是依照本发明的一实施例的一种芯片封装结构的剖面示意图。
[0023]图4是依照本发明的另一实施例的一种芯片封装结构的剖面示意图。
[0024]【符号说明】
[0025]100、100a、10b:芯片封装结构
[0026]110:导线架
[0027]112:芯片座
[0028]112a:贯孔
[0029]114:引脚
[0030]114a:内引脚
[0031]114b:外引脚
[0032]120:芯片
[0033]122:主动表面
[0034]124:背面
[0035]126:导电图案
[0036]130:散热柱
[0037]140:封装胶体
[0038]142:开口
[0039]150:基材
[0040]160:导线
[0041]170:图案化干膜层
[0042]172:开孔
【具体实施方式】
[0043]有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如:“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。
[0044]图1A至图1G是依照本发明的一实施例的一种芯片封装结构的制作方法的流程剖面示意图。本实施例的芯片封装结构的制作方法可包括下列步骤:首先，请先参照图1A，提供晶圆，其如图1A所示包括主动表面122、相对于主动表面122的背面124以及导电图案126。晶圆包括多个彼此连接且阵列排列的芯片120。在此须说明的是，为了图面简洁，图1A仅绘示晶圆的多个阵列排列的芯片120中的其中之一，也就是说，芯片120可为晶圆级芯片。此外,在本实施例中，导电图案126可例如通过电镀而形成于晶圆的主动表面122上，其可作为各芯片120的球底金属层(Under-Bump Metallizat1n, UBM)或重配置线路层(Redistribut1n Layer, RDL)。在本实施例中，晶圆可例如以其主动表面122设置于基材150上，其中，基材150可例如为胶带或是干膜层(dry film)，并如图1A所示覆盖导电图案126。
[0045]接着，请参照图1B，设置具有多个开孔172的图案化干膜层170于芯片120的背面124上，接着再以图案化干膜层170为电镀掩膜进行电镀工艺，以分别形成如图1C所示的多个散热柱130于上述的多个开孔172内，也就是形成散热柱130于开孔172所暴露的部份背面124上，其中，各芯片120具有上述的散热柱130的至少其中之一，且散热柱130不与背面124上的其他线路层电性连接。之后，再移除图案化干膜层，以暴露出背面124以及形成于其上的散热柱130。在另一可行的实施例中，芯片120上的散热柱130及导电图案126是先以相同上述的工艺预先电镀形成于晶圆上，之后，再切割晶圆以使芯片120彼此分离。在本实施例中，可例如沿着如图1D所示的切线切割晶圆，以得到单体芯片120，以进行后续的封装工艺。
[0046]接着，请参照图1E，将上述的多个芯片120的其中之一设置于导线架110的芯片座112上，其中，导线架110包括芯片座112以及多个引脚114。引脚114环绕芯片座112设置，而芯片座112具有至少一贯孔112a。芯片120以其背面124设置于芯片座112上，并电性连接至引脚114。详细来说，贯孔112a的位置对应于散热柱130，使芯片120以其背面124设置于芯片座112上时，散热柱130得以穿过贯孔112a。并且，芯片120的背面124的尺寸应大于贯孔112a的尺寸，使芯片120的背面124得以承靠于芯片座112上。在本实施例中，芯片120可例如通过粘着层固定于芯片座112上，并通过多个导线160电性连接至引脚114,也就是说,芯片120是利用打线接合(wire bonding)的方式与引脚114形成电性连接。
[0047]具体而言，各引脚114可包括内引脚114a以及外引脚114b，而导线160则分别连接于芯片120的导电图案126与内引脚114a之间，以电性连接芯片120与内引脚114a。此夕卜，在本实施例中，芯片座112用以承载芯片120的上表面与各内引脚114a用以与芯片120电性连接的上表面之间可具有高度差。在本实施例中，导线架110的芯片座112为沉置设计，也就是芯片座112的上表面低于各内引脚114a的上表面。当然，任何所属技术领域中具有通常知识者应了解，本实施例的附图仅用以举例说明，本发明并不以此为