平面型场效应晶体管及制造方法、电荷保持的制作方法
【技术领域】
[0001]本公开涉及场效应晶体管，尤其涉及平面型功率场效应晶体管，如VDMOS (垂直双扩散场效应管)晶体管。
[0002]背景
[0003]功率场效应晶体管(金属氧化物半导体场效应晶体管)广泛用于促进电源管理及直流/直流转换电子装置(例如台式机和/或笔记本电脑)、便携式设备(如智能手机和电动工具)、和汽车电子。当用于电源管理时，功率场效应晶体管通常作为开关装置，由电流从其通过。因此，理想的情况是，功率场效应晶体管的导通电阻尽可能低，将功率损耗以及产生的热量降至最低。
[0004]典型功率场效应晶体管由多个场效应晶体管单元并联连接形成。例如，在常规平面型VDMOS (垂直双扩散场效应管)晶体管中，一个基础单元包括两个垂直晶体管，它们共用同一漂移区，由穿过公共漂移区的公共栅极部分控制。在一般情况下，公共漂移区较大便意味着JFET电阻较小。如果漂移区不够宽，则晶体管的导通状态电阻会很高。另一方面，在常规VDMOS的整体栅极电容取决于漂移区的宽度。
[0005]一个场效应晶体管的沟道通常由多晶硅栅下方的掺杂剂在高温下以较长的热循环经侧面扩散而形成。高温和长时间的热循环会在栅极下方产生较深的体结以及横向不均匀杂质分布。因此，衬底会发生严重的掺杂剂向外扩散。
[0006]此外，这种体结较深及衬底上严重掺杂剂向外扩散的情况，需要有一层较厚的外延(“epi”)层承受相同的阻断电压，而横向不均匀杂质分布需要有一个较长的沟道长度，以承受相同的穿通击穿电压。另一方面，沟道较长且外延层较厚的场效应晶体管在大电流用途中时会导致较高的导通电阻和较大的功率损耗。
[0007]如果能改进场效应晶体管设计，将十分有益。
[0008]概述
[0009]通过本发明解决的该技术问题是提供一种改进的情况，以克服在现有技术的缺点。
[0010]本发明克服技术问题的技术方案如下:
[0011]一种平面型MOSFET，包括多个MOSFET单元；其特征在于，各MOSFET单元包括一个第一导电类型的外延层，一个外延层内第二导电类型的体区，所述第二导电类型的极性与第一导电类型相反，一个位于体区表面并被体区侧面包围的第一导电类型的源极区，一个位于体区内并从源极区侧面延伸的沟道区，一个凌驾于沟道区上方在一绝缘层上侧面延伸的栅极部分；其特征在于，在为相邻体区所限定的漂移区上方的绝缘层上形成一个与之相接触的电荷感应端子，而在对所述电荷感应端子施加一个电荷感应电压后，电荷感应端子将感应电荷并在漂移区上贮存。
[0012]优选的是，所述电荷感应端子在栅极部分之间于相邻沟道上侧面延伸，穿过漂移区的两个侧面。
[0013]优选的是，跨越所述漂移区的相邻MOSFET单元的栅极部分用电气绝缘材料彼此隔离。
[0014]优选的是，所述电荷感应端子用于当对电荷感应端子施加电荷感应电压时于所述漂移区中感应电荷，在所述漂移区感应与所施加电压之极性相反的电荷；而撤去所述电荷感应电压后，所述感应电荷贮存在所述漂移区。
[0015]优选的是，所述电荷感应端子的布置方式使得若对电荷感应端子施加正电荷感应电压在漂移区感应负电荷，在MOSFET运行时，漂移区的电阻率降低。
[0016]优选的是，所述电荷感应端子包括一个电荷保持装置，用于在撤去所述电荷感应电压后继续在所述漂移区感应电荷，而所述电荷保持装置与所述漂移区电气绝缘，并与直接施加所述电荷感应电压的所述电荷感应端子的电荷感应引出端部分绝缘。
[0017]优选的是，所述电荷保持装置包括一个介于所述电荷感应引出端部分和所述漂移区之间的绝缘的电压浮置导电层。
[0018]优选的是，所述电荷保持装置是一个嵌入绝缘氧化物层内部的电压浮置多晶硅层O
[0019]优选的是，所述电荷保持装置是一个嵌入绝缘氧化层内的多晶硅层。
[0020]优选的是，所述电荷保持装置是一个嵌入氧化物绝缘层内的导电块或导电层。
[0021]优选的是，所述电荷保持装置的多晶硅层厚度介于200A和2，000A之间。
[0022]优选的是，所述电荷保持装置与所述漂移区域上的氧化物层接触。
[0023]优选的是，所述电荷保持装置与所述电荷感应引出端部分沿轴向对齐，而轴线方向与所述漂移区的表面正交。
[0024]优选的是，所述电荷感应端子的所述电荷感应引出端部分包括一个嵌入氧化物绝缘层内的多晶硅层，而所述电荷感应引出端部分的多晶硅层与所述漂移区的表面平行。
[0025]优选的是，所述电荷感应端子的多晶硅层厚度介于3，000A和10，000A之间。
[0026]优选的是，相邻MOSFET单元的栅极部分及所述电荷感应端子的布置使得所述相邻MOSFET单元的各栅极部分凌于其相应的沟道区域之上，而所述电荷感应端子位于所述漂移区的上方。
[0027]优选的是，所述电荷感应端子以电气方式与所述源极引出端部分连接。
[0028]优选的是，所述电荷感应端子夹在所述漂移区两侧的相邻MOSFET单元的两个栅极部分之间，并填充相邻MOSFET单元的栅极部分之间的空间。
[0029]优选的是，相邻MOSFET单元的栅极部分和所述电荷感应端子都形成在一个共同的绝缘氧化物叠层上。
[0030]优选的是，所述体区限定了一个深度0.5-5.0 μπι的浅结。
[0031]优选的是，所述体区限定一个长度为0.5 μπι至5.0 μπι较短沟道，而MOSFET是穿通击穿电压介于20V-1000V之间的功率型M0SFET。
[0032]一种形成平面型MOSFET的方法，所述平面型MOSFET包括多个MOSFET单元；其特征在于，各MOSFET单元包括一个第一导电类型的外延层，一个外延层内第二导电类型的体区，所述第二导电类型的极性与第一导电类型相反，一个位于体区内的源极区，一个与源极区发生电气接触的源极引出端部分，一个栅极部分，其特征在于，所述漂移区被限定在相邻MOSFET单元体区之间的外延层中，而穿过所述漂移区的相邻MOSFET单元栅区部分彼此电气绝缘；其特征在于，所述方法包括在漂移区上形成一个电荷感应端子，在对所述电荷感应端子施加一个电荷感应电压后漂移区感应并贮存电荷。
附图简介
[0033]本发明将参照附图和【具体实施方式】予以详述。在附图中:
[0034]图1是一张示意图，描绘了示出N+衬底上的N型外延层的剖面图。
[0035]图2是一张示意图，描绘了示出图1中的N型外延层的剖面图，另有一氧化物层，氧化物层上的第一多晶硅层，第一多晶硅层上的第二氧化物层，第二氧化物层上的第二多晶硅层，及及第二多晶硅层上上的氮化物层，
[0036]图3是一张示意图，描绘了示出从图2复合物分离出的多晶硅叠层之形成的剖视图。
[0037]图4是一张示意图，描绘了示出图3复合物分离出的多晶硅叠层周围氧化间隙壁之形成的剖视图。
[0038]图5是一张示意图，描绘了示出图4复合物外延层中体区之形成的剖视图。
[0039]图6是一张示意图，描绘了示出图5复合物形成后氧化间隙壁蚀刻的剖视图。
[0040]图7是一张示意图，描绘了示出图6复合物顶面一层新的氧化物连续层之形成的剖视图。
[0041]图8是一张示意图，描绘了示出围绕图7复合物顶面突出部分的多晶硅间隙壁物之形成的剖视图。
[0042]图9是一张示意图，描绘了示出图8复合物上相应体区中源区之形成的剖视图。
[0043]图10是一张示意图，描绘了示出图9复合物上层间电介质(ILD)之沉积的剖面图。
[0