芯片构件与芯片封装体的制作方法
【技术领域】
[0001]本发明涉及一种芯片构件(chip element),特别涉及一种芯片封装体(chippackage)。
【背景技术】
[0002]在半导体产业中，集成电路(integrated circuits, IC)的生产主要可分为三个阶段:集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(ICpackage)。
[0003]在集成电路的制作中，芯片(chip)是由晶片(wafer)制作、形成集成电路以及切割晶片(wafer sawing)等步骤而完成。晶片具有主动面(active surface),主动面为晶片的具有主动组件(active element)的表面。当晶片内部的集成电路完成之后，晶片的主动面上设置有多个接垫(pad)，以使最终由晶片切割所形成的芯片可通过接垫向外与承载器(carrier)电连接。承载器可为导线架(Ieadframe)或基板(substrate)。芯片的接垫可以通过打线接合技术(wire bonding technology)或覆晶接合技术(flip-chip bondingtechnology)与承载器的多个接点(contact)电连接,从而构成芯片封装体。
[0004]就覆晶接合技术而言，首先，在设置在晶片的主动面上的多个接垫上，分别形成多个导电凸块(conductive bump);在晶片切割后,通过将芯片的主动面朝向基板的方式将芯片设置在基板上，并且利用这些导电凸块将芯片的接垫分别与基板的接点电连接。由于这些导电凸块通常以面数组(area array)的方式排列于芯片的主动面上，因此覆晶接合技术适用于高接点数及高接点密度的芯片封装体。此外，相较于打线接合技术，由于各个导电凸块可为芯片与基板间提供较短的电性传输路径，因此覆晶接合技术可提升芯片封装体的电性效倉泛(electrical performance)。
[0005]然而，导电凸块的材质通常为金或锡铅合金。导电凸块的材质若为金，则芯片与基板通常以热压合的方式连接，使得芯片与基板间的连接强度较差，且金的价格较贵。在此必须说明的是，导电凸块的材质若为金，则无法以使用焊锡(soldering tin)作为焊料(solder)的焊接方式让金凸块与基板的接点电连接，因为焊锡中的锡最终会完全取代金凸块中的金。而导电凸块的材质若为锡铅合金，则导电凸块彼此之间的间距(Pitch)较大且导电性与导热性较差。
【发明内容】
[0006]本发明的目的在于提供一种芯片封装体，其中外表面的一部分设置有抗氧化层(ant1-oxidat1n layer)的铜凸块(copper bump)用于将芯片与基板电连接。
[0007]本发明的目的在于提供一种芯片构件，其具有外表面设置有抗氧化层的铜凸块。
[0008]本发明提供一种芯片封装体,包括基板、芯片、至少一个电连接件(electricalconnecting element)与焊料层(solder layer);基板具有至少一个接点；芯片设置于基板上，且具有至少一个接垫；电连接件包括铜凸块与抗氧化层，铜凸块设置于接垫上，抗氧化层设置于铜凸块不与接垫连接的外表面的至少一部份上；焊料层设置于铜凸块与接点之间；接垫通过电连接件与焊料层与接点电连接。
[0009]进一步地,抗氧化层的材质为锡、金、银、或有机保焊剂(organic solderabilitypreservative, 0SP)o
[0010]优选地，抗氧化层以化学电镀、浸泡、或喷涂的方式形成。
[0011]进一步地，芯片为指纹辨识芯片(fingerprint identificat1n chip),其具有二维感测区域，并且基板具有贯穿口(through opening),其对应于二维感测区域。
[0012]优选地,芯片封装体更包括保护层(protective layer),设置于二维感测区域上。此外，保护层的材质可包括奈米钻石(nanodiamond) ο
[0013]进一步地,基板更包括至少一个应力释放孔(stress-releasing hole),该应力释放孔连接贯穿口的角落。
[0014]本发明提供一种芯片构件，包括芯片与至少一个电连接件；芯片具有至少一个接垫；电连接件包括铜凸块与抗氧化层；铜凸块设置于接垫上，抗氧化层设置于铜凸块不与接垫连接的外表面上。
[0015]进一步地，抗氧化层的材质为锡、金、银、或有机保焊剂。
[0016]优选地，抗氧化层是以化学电镀、浸泡、或喷涂的方式形成。
[0017]进一步地，芯片为指纹辨识芯片，且具有二维感测区域。
[0018]相对于现有技术所使用的金凸块，本发明的芯片构件或芯片封装体的铜凸块在价格上较为便宜，且芯片封装体的芯片与基板间通过焊接(通常使用焊料的材质为锡)连接的强度较强。此外，相对于现有技术所使用的锡铅凸块，本发明的铜凸块具有较好的散热与导电特性，并且铜凸块彼此之间的间距可较小。另外，由于在本发明的芯片构件或芯片封装体的制作过程中，在铜凸块不与接垫连接的外表面上设置抗氧化层，因此铜凸块较不容易在芯片构件或芯片封装体的制作过程中氧化。
[0019]为让本发明的上述内容能更明显易懂，下文特举优选实施例，并结合附图，作详细说明如下。
【附图说明】
[0020]下面将结合附图介绍本发明。
[0021]图1A显示本发明第一实施例的一种芯片封装体的俯视示意图。
[0022]图1B显示图1A的芯片封装体沿着线1-1的剖面示意图。
[0023]图2显示本发明第二实施例的一种芯片封装体的剖面示意图。
[0024]图3A显示本发明第三实施例的一种芯片封装体的剖面示意图。
[0025]图3B显不图3A的基板的俯视不意图。
[0026]元件标号说明
[0027]200、400、600芯片封装体
[0028]210、410、610基板
[0029]212介电层
[0030]212a、212b表面
[0031]214线路层
[0032]214a,414a,614a 接点
[0033]216,616贯穿口
[0034]220、420、620芯片
[0035]222,422接垫
[0036]224,624二维感测区域
[0037]230、430、630电连接件
[0038]232、432铜凸块
[0039]232a、432a外表面
[0040]234、434抗氧化层
[0041]240、440焊料层
[0042]250底胶
[0043]300芯片构件
[0044]616a角落
[0045]618应力释放孔
[0046]660保护层
[0047]B2、B4底面部分
[0048]S2、S4侧面部分
【具体实施方式】
[0049]以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
[0050]第一实施例
[0051]图1A显示本发明第一实施例的一种芯片封装体的俯视示意图，图1B显示图1A的芯片封装体沿着线1-1的剖面示意图。请参考图1A与图1B，本实施例的芯片封装体200包括基板210、芯片220、至少一个电连接件230 (图1A与图1B示意性地显示多个)与焊料层240 ;基板210包括介电层212与至少一个线路层214 (图1B示意性地显示一层且图1A省略显示)，其具有至少一个接点214a (图1B示意性地显示多个)；介电层212的材质可为玻璃、聚酰亚胺树脂(polyimide，PI)或其他合适的介电材料；线路层214设置于介电层212的表面212a上。本实施例的线路层214除了上述接点214a之外还可包含其他线路，但是并未于图中显示。此外，在另一实施例中，基板210可包括另一线路层，其可设置于介电层212的另一表面212b上，然而上述另一实施例并未以附图形式显示。
[0052]芯片220设置于基板210的介电层212的表面212a上，且芯片220具有至少一个接垫222 (图1B为示意性显示多个，且图1A省略显示)。本实施例中，芯片220可为指纹辨识芯片，其具有二维感测区域224。就位置关系而言，芯片220的二维感测区域224与基板210的贯穿口 216相对应。在此必须说明的是，在芯片220的设置这些接垫222的表面(SP主动面)上，可设置保护层(passivat1n layer)(其暴露出各个接垫222的一部分与二维感测区域224)，以及在保护层所暴露出的各个接垫222上，可设置凸块下金属层(under bumpmetal layer, UBM layer),上述保护层与凸块下金属层并未在附图中显示。
[0053]各个电连接件230包括铜凸块232与抗氧化层234。在各个电连接件230中，铜凸块232设置于接垫222的其中之一上，抗氧化层234设置于铜凸块232的外表面232a上，并且此铜凸块232的外表面232a不与该铜凸块232所设