基片刻蚀方法
【技术领域】
[0001]本发明涉及微电子技术领域，特别涉及一种基片刻蚀方法。
【背景技术】
[0002]PSS (Patterned Sapp Substrates,图形化蓝宝石衬底)技术是目前普遍采用的一种提高GaN (氮化镓)基LED器件的出光效率的方法。在进行PSS工艺的过程中，其通常在基片上生长干法刻蚀用掩膜，并采用光刻工艺将掩膜刻出图形；然后采用ICP技术刻蚀基片表面，以形成需要的图形，再去除掩膜，并采用外延工艺在刻蚀后的基片表面上生长GaN薄膜。由于采用ICP技术刻蚀获得的基片形貌和刻蚀高度可以影响LED器件的出光效果，剖面形状近似为直边三角形的基片形貌以优越的出光效率被越来越多的厂家所采用。此夕卜，为了进一步提高出光效果，在满足获得直边三角形的基片形貌的同时，很多厂家追求更高的刻蚀高度。
[0003]目前，在采用电感I禹合等离子体(Inductively Coupled Plasma,以下简称ICP)设备对基片表面进行刻蚀时，通常采用BCl3 (氯化硼)作为刻蚀气体，且PSS刻蚀工艺包括两个步骤，即:主刻蚀步骤和过刻蚀步骤。其中，主刻蚀步骤用于控制工艺的刻蚀速率和刻蚀选择比，以获得所需的侧壁高度和底边宽度。其典型的工艺参数为:反应腔室的腔室压力为2?5mT ;上功率为1000?2500W ;下功率为100?700W ；BC13的流量为60?200sccm ;工艺时间为15?40min。过刻蚀步骤用于调节基片形貌，主要用于修饰基片的侧壁形貌。其典型的工艺参数为:反应腔室的腔室压力为1.5?3mT ;上功率为1000?2500W ;下功率为500?800W ；BC13的流量为60?10sccm ;工艺时间为10?20min。采用上述工艺参数获得的基片形貌如图1所示，由图可知，采用上述基片刻蚀方法获得的基片侧壁(直边三角形的斜边)较圆滑，不够平整。虽然可以采用延长过刻蚀步骤的工艺时间来增加对基片形貌的修饰力度，以获得直边三角形的刻蚀形貌，但是，这不仅会使侧壁高度(即，刻蚀高度)和底边宽度减小，而且还会降低工艺效率，导致产能下降。
[0004]为此，现有技术中，提出了一种基片刻蚀方法，其将主刻蚀步骤进一步分成三个分步，并通过各个分步的相互补偿来实现获得理想的基片形貌。具体的，该基片刻蚀方法采用BCl3和H2的混合气体作为刻蚀气体；并且，在主刻蚀步骤中，第一分步:采用较高的上功率和较短的工艺时间(I?3min)，用于修饰掩膜(例如光刻胶);第二分步:在初始阶段采用较高的下功率，并随着工艺时间的增加采用线性降低的方式逐渐降低下功率，以尽可能地降低拐点的高度，同时保证较高的刻蚀速率。第二分步在上述拐点刚刚开始出现或即将出现时结束，同时开始进行第三分步，第三分步:采用较低的下功率，以增加刻蚀选择比。在过刻蚀步骤中，采用较低的下功率对基片形貌进行修饰，从而获得斜边较直的直边三角形的基片形貌。
[0005]虽然上述基片刻蚀方法可以通过对基片进行多个分步的修饰而获得直边三角形的基片形貌，但是，其在实际应用中不可避免地存在以下问题，即:该基片刻蚀方法必须要求掩膜的形貌为正梯形才能获得理想的基片形貌，而针对其他形貌的掩膜因其调试窗口非常小而往往无法获得直边三角形的基片形貌。例如，若使用如图2A所示的掩膜形貌，经该基片刻蚀方法获得的基片形貌如图2B所示，由图可知，获得的基片侧壁不对称，左边的侧壁上明显存在拐角。此外，该基片刻蚀方法对基片的底边宽度的调节范围非常有限，很难提高底边宽度。
【发明内容】
[0006]本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种基片刻蚀方法，其不仅可以实现针对不同形貌的掩膜均获得理想的基片形貌，而且可以增大工艺窗口，从而可以通过调整各个参数来获得理想的刻蚀高度和底边宽度。
[0007]为实现本发明的目的而提供一种基片刻蚀方法，包括以下步骤:
[0008]第一主刻蚀步骤，用于提高掩膜的刻蚀选择比，其中，采用惰性气体作为刻蚀气体；
[0009]第二主刻蚀步骤，通过采用高下功率来修饰掩膜形貌以及调整基片的底边宽度；
[0010]第三主刻蚀步骤，通过在本步骤的预定工艺时间内按预定规则将下功率由预设的最高功率值降低至最低功率值，来降低拐点高度；
[0011]第四主刻蚀步骤，通过采用低下功率来提高基片的刻蚀选择比；
[0012]过刻蚀步骤，通过采用高下功率来修饰基片形貌。
[0013]优选的，在所述第二、第三和第四主刻蚀步骤中，向反应腔室内通入的刻蚀气体包括BCl3、或者BCl3和CHF3的混合气体、或者BCl3和H2的混合气体、或者BC13、CHF3和H2的混合气体。
[0014]优选的，在所述第一主刻蚀步骤中，所述惰性气体包括氩气、氦气或者氮气。
[0015]优选的,在所述第一主刻蚀步骤中，工艺时间的取值范围在I?3min。
[0016]优选的，在所述第二主刻蚀步骤中，所述下功率的取值范围在400?600W。
[0017]优选的，在所述第二主刻蚀步骤中，工艺时间的取值范围在3?6min。
[0018]优选的，在所述第三主刻蚀步骤中，所述预定规则为:在本步骤的预定工艺时间内，按分段函数或者线性函数的关系将下功率由预设的最高功率值降低至最低功率值。
[0019]优选的，所述最高功率值的取值范围在350?450W ;所述最低功率值的取值范围在 200 ?300W。
[0020]优选的，在所述拐点刚出现或将要出现时停止所述第三主刻蚀步骤，同时开始进行所述第四主刻蚀步骤。
[0021]优选的，在所述第四主刻蚀步骤中，所述下功率取值范围在100?200W。
[0022]本发明具有以下有益效果:
[0023]本发明提供的基片刻蚀方法，其通过将主刻蚀步骤进一步分为四个分步，该各个分步通过相互配合，即通过调节各个分步中的上功率、下功率以及工艺时间等参数，来调控基片的形貌、刻蚀高度以及底边宽度，这不仅可以实现针对不同形貌的掩膜均获得理想的基片形貌，而且可以增大工艺窗口，从而可以通过调整各个参数来获得理想的刻蚀高度和底边宽度。
【附图说明】
[0024]图1为采用现有的一种基片刻蚀方法刻蚀基片获得的基片形貌的扫描电镜图；
[0025]图2A为现有的另一种基片刻蚀方法所采用的掩膜形貌的扫描电镜图；
[0026]图2B为针对图2A中的掩膜形貌经现有的另一种基片刻蚀方法获得的基片形貌的扫描电镜图；
[0027]图3为本发明提供的基片刻蚀方法的流程框图；
[0028]图4A为经第二主刻蚀步骤获得的理论基片形貌的模型图；
[0029]图4B为经第二主刻蚀步骤获得的实际基片形貌的扫描电镜图；
[0030]图5A为经第三主刻蚀步骤获得的理论基片形貌的模型图；
[0031]图5B为经第三主刻蚀步骤获得的实际基片形貌的扫描电镜图；
[0032]图6A为经第四主刻蚀步骤获得的理论基片形貌的模型图；
[0033]图6B为经第四主刻蚀步骤获得的实际基片形貌的扫描电镜图；
[0034]图7A为经过刻蚀步骤获得的理论基片形貌的模型图；以及
[0035]图7B为经过刻蚀步骤获得的实际基片形貌的扫描电镜图。
【具体实施方式】
[0036]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的基片刻蚀方法进行详细描述。
[0037]在下述第一至第四主刻蚀步骤中，均采用下述过程刻蚀基片，且仅是采用的工艺参数不同。刻蚀基片的具体过程为，即:向反应腔室通入刻蚀气体，并开启激励电源(例如射频电源)，激励电源向反应腔室施加上功率，以使反应腔室内的刻蚀气体激发形成等离子体；开启偏压电源(其中，第一主刻蚀步骤可以保持偏压电源关闭)，偏压电源向基片施加下功率，以使等离子体刻蚀基片，直至对基片刻蚀预定刻蚀深度。工艺参数主要包括刻蚀气体的种类和流量、上功率、下功率、工艺气压(即，反应腔室的腔室压力)以及刻蚀时间等。此夕卜，过刻蚀步骤的具体过程与上述主刻蚀步骤相类似，也仅是所采用的工艺参数不同，以起到修饰基片形貌的作用。
[0038]图3为本发明实施例提供的基片刻蚀方法的流程框图。请参阅图3，该基片刻蚀方法包括以下步骤:
[0039]第一主刻蚀步骤，用于提高掩膜的刻蚀选择比，其中，采用惰性气体作为刻蚀气体；
[0040]第二主刻蚀步骤，通过采用高下功率来修饰掩膜形貌以及调整基片的底边宽度；
[0041]第三主刻蚀步骤，通过在本步骤的预定工艺时间内按预定规则将下功率由预设的最高功率值降低至最低功率值，来降低拐点高度；
[0042]第四主刻蚀步骤，通过采用低下功率来提高基片的刻蚀选择比；
[0043]过刻蚀步骤，通过采用高下功率来修饰基片形貌。
[0044]通过将主刻蚀步骤进一步分为四个分步，即:上述第一至第四主刻蚀步骤，该各个分步通过相互配合，即通过调节各个分步中的上功率、下功率以及工艺时间等参数，来调控基片的形貌、刻蚀高度以及底边宽度，这不仅可以实