一种半导体器件的制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件的制备方法。
【背景技术】
[0002]在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了 3D 集成电路(integrated circuit, IC)技术，3D 集成电路(integrated circuit, IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。
[0003]因此，目前在所述3D集成电路(integrated circuit, IC)技术中大都采用娃通孔(Through Silicon Via, TSV),娃通孔是一种穿透娃晶圆或芯片的垂直互连，TSV可堆栈多片芯片，在芯片钻出小洞(制程又可分为先钻孔及后钻孔两种，Via Fist1Via Last)，从底部填充入金属，硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满。从而实现不同硅片之间的互联。
[0004]3D IC是将原裸晶尺寸的处理器晶片、可程式化逻辑闸(FPGA)晶片、记忆体晶片、射频晶片(RF)或光电晶片，打薄之后直接叠合，并透过TSV钻孔连接。在3D IC立体叠合技术，娃通孔(TSV)、中介板(Interposer)等关键技术/封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减SoC晶片面积/封装体积并提升晶片沟通效率。
[0005]TSV(through silicon via)是实现3D封装的关键技术，TSV技术与传统封装相t匕，前者可以使多个芯片在Z轴方向实现互联，减少了封装体积，大大缩短了总的互连长度，数据的传输速度得到了显著增长的同时，系统的功耗却降低了 30%左右，提高了系统工作性能。
[0006]目前硅通孔中介层(TSV interposer)标准制程如图1所示，先将硅通孔101镶嵌在(embedded TSV)在硅中，然后再利用大马士革工艺进行后段的金属连线，一般都采用较厚的金属铜层102进行互连，形成硅通孔中介层。无论是TSV制造，还是后段连线都需要至少一次电镀和化学机械研磨。这也是TSV生产制造过程主要的成本消耗。
[0007]目前在硅通孔中介层(TSV interposer)标准制程中由于需要多次的电镀以及研磨，而且每次都需要形成较厚的金属层，从而使得目前TSV技术主要面对的挑战是制作成本问题，较高的制造成本使TSV的应用受到限制。如何对所述方法进行改进，降低成本成为目前TSV技术中亟需解决的问题。
【发明内容】
[0008]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0009]本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括:
[0010]提供半导体衬底，在所述半导体衬底中形成有硅通孔凹槽；
[0011]选用牺牲材料层填充所述硅通孔凹槽；
[0012]在所述半导体衬底以及所述牺牲材料层上沉积层间金属介电层；
[0013]图案化所述层间金属介电层，以形成第一开口，露出所述牺牲材料层；
[0014]去除所述牺牲材料层，以露出所述硅通孔凹槽；
[0015]在所述硅通孔凹槽以及所述第一开口中填充导电材料，以同时形成硅通孔结构以及位于所述娃通孔结构上方的第一金属层。
[0016]作为优选，在填充所述牺牲材料层之前，还包括在所述硅通孔凹槽中形成隔离层的步骤。
[0017]作为优选，通过热氧化所述硅通孔凹槽的侧壁和底部形成所述隔离层。
[0018]作为优选，填充所述牺牲材料层之后，还包括平坦化的步骤，平坦化所述牺牲材料层至所述隔离层。
[0019]作为优选，形成所述硅通孔凹槽的方法为:
[0020]在所述半导体衬底上形成硬掩膜层；
[0021]图案化所述硬掩膜层，以形成所述硅通孔凹槽的图案；
[0022]以所述硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述硅通孔凹槽。
[0023]作为优选，在填充所述导电材料之前，还包括在所述第一开口以及所述硅通孔凹槽中形成扩散阻挡层的步骤。
[0024]作为优选，所述牺牲材料层选用无定型碳、底部抗反射层和Ge中的一种；
[0025]所述层间金属介电层选用掺氟的娃酸盐玻璃。
[0026]作为优选，在填充所述导电材料之后，还包括平坦化的步骤，平坦化所述导电材料至所述层间金属介电层。
[0027]作为优选，所述方法还包括以下步骤:
[0028]在所述第一金属层上形成金属互连结构；
[0029]在所述金属互连结构上形成金属焊盘。
[0030]作为优选，选用大马士革工艺形成所述金属互连结构。
[0031]在本发明中通过对工艺过程的改进，从而可以通过一次填充以及平坦化步骤同时形成所述硅通孔结构以及位于所述硅通孔结构上方的第一金属层，通过减少TSV和后端制程(BEOL metal)互连过程中电镀和化学机械研磨的次数来降低生产制造成本。
【附图说明】
[0032]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0033]图1为现有技术中所述半导体器件的结构示意图；
[0034]图2a_2k为本发明的一【具体实施方式】中所述半导体器件的制备过程示意图；
[0035]图3为本发明一具体地实施方式中所述半导体器件的制备工艺流程图。
【具体实施方式】
[0036]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0037]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述硅通孔结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0038]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0039]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且