互补隧道fet器件及其制造方法
【专利说明】
【背景技术】
[0001]在过去的几十年中，集成电路中特征的按比例放缩是不断成长的半导体工业背后的驱动力。在有限的半导体芯片实际面积(real estate)下，特征尺寸越来越小使得功能单元的密度增加。例如，缩小晶体管尺寸使得在芯片上能够结合增加数量的存储器件，从而使得制造的产品具有增大的容量。然而，不断增大容量的动力不是没有争议。对每个器件的性能最优化的需求变得越来越重要。
[0002]在集成电路器件的制造中，随着器件尺寸持续按比例缩小，多栅极晶体管一一例如三栅极(Tr1-Gate)晶体管一一已变得越来越普遍。在传统工艺中，三栅极晶体管通常或者在体娃衬底上或者在绝缘体上娃衬底(silicon-on-1nsulator substrate)上制造。在一些情况下，由于其成本较低并且其三栅极制造工艺相对不复杂，体硅衬底是优选的。然而，在体硅衬底上，当将金属栅电极的底部与在晶体管本体(即，“鳍状物”)的底部处的源极延伸末端和漏极延伸末端对准时，三栅极晶体管的制造工艺常遇到问题。当在体衬底上形成三栅极晶体管时，为了获得最理想的栅极控制并降低短沟道效应，需要适当的对准。例如，如果源极延伸末端和漏极延伸末端比金属栅电极深，将发生穿通。相反，如果金属栅电极比源极延伸末端和漏极延伸末端深，结果将出现不想要的寄生栅电容。已经尝试了多种不同的技术以降低晶体管的结漏泄(junct1n leakage)。然而，在结漏泄抑制方面还需要重大改进。
[0003]隧道场效应晶体管(TFET)是有前途的器件，因为其由于具有较陡峭的亚阈值斜率(sub-threshold slope)而很可能具有显著的性能增长。目前，用以制造TFET器件异质结的两种材料是GaSb (P型)和InAs(n型)。当前的TFET器件在相同的技术节点(technology node)处的电流比S1-FET低并且其在夹断处具有寄生隧道漏泄电流，即降低的开/关率。该问题的原因主要在于InAs的低带隙能量和低导带态密度(CBD0S或Nc)。
【附图说明】
[0004]从下文给出的详细说明以及公开的各种实施方案的附图，将更全面地理解本公开的实施方案；然而，其不应被认为是将所述公开限于特定实施方案，而应被认为是仅为了说明和理解的目的。
[0005]图1A示出η型TFET的一般TFET结构。
[0006]图1B示出P型TFET的一般TFET结构。
[0007]图2示出依照本公开的一个实施方案的n-TFET的能带图。
[0008]图3A-D示出依照本公开的一个实施方案的使用氧化物半导体材料的P型TFET和η型TFET的能带排列图。
[0009]图4A-D示出依照本公开的一个实施方案的使用氧化物和/或有机半导体材料的P型TFET和η型TFET的能带排列图。
[0010]图5Α示出氧化物以及相比较的半导体依照它们的电荷中性能级排列的能带图。
[0011]图5Β示出氧化物以及相比较的半导体依照它们的真空能级排列的能带图。
[0012]图6A-H示出依照本公开的一个实施方案的使用氧化物半导体材料形成TFET时的制造工艺流程。
[0013]图7A-H示出依照本公开的一个实施方案的使用有机半导体材料形成TFET时的制造工艺流程。
[0014]图8是依照本公开的一个实施方案的含有TFET的智能器件(smart device)或计算机系统或SoC(单芯片上系统)(System-on-Chip) 0
【具体实施方式】
[0015]实施方案描述了含TFET结的材料，其中所述材料具有异质结并具有间断的能带排列(broken band alignment)。这里，n_TFET的“间断的能带排列”指的是用于源极有源区域的材料的价带能量和用于沟道区域(该沟道区域是包括栅极欠重叠(gate underlap)的栅极区域的半导体材料)的材料的导带能量之间的间隙。沟道区域材料和漏极区域材料通常是相同的(具有不同掺杂水平)，然而一般来说，根据不同实施方案，其可用不同材料制成。该间断的能带(即，一个能带和另一能带之间的差距)可大于或等于0(或仅仅约为O) ο对于p-TFET，间断的间隙是从源极区域的导带(所述源极区域为η掺杂的)到沟道区域的价带的间隙。
[0016]在一个实施方案中，形成异质结的材料对于P型而言具有高的有效价带态密度(VBD0S或Nv)并且对于η型而言具有高的有效导带态密度(CBD0S或N。)，以获得与当前的S1-FET相当的高电流或超过当前的S1-FET的高电流。在一个实施方案中，用于形成TFET的材料具有比由工作电压(Vdd)产生的势差宽的带隙，以抑制在夹断处的不想要的漏泄电流。
[0017]实施方案描述了在相同技术节点处器件性能实质上等于或超过S1-FET的器件性能、同时保持或改进亚阈值斜率并最小化器件/电路的关态漏泄电流的TFET结构(能够实现C-TFET逻辑——即，互补TFET逻辑——的n-TFET和p-TFET的TFET结构)。一些实施方案描述了使用替代材料一一即，不是现今用于形成TFET所使用的材料(即，标准IV族或IV-1V族合金或者典型的II1-V族材料)的材料一一来形成TFET。在一个实施方案中，透明的无机半导体氧化物材料与典型的标准II1-V族、IV-1V族和IV族材料相结合用于形成TFET0在一个实施方案中，透明的无机半导体氧化物材料与有机半导体材料相结合用于形成TFETο在一个实施方案中，仅有机半导体材料用于形成TFET的有源区域以减轻上述TFET器件的缺点。
[0018]实施方案使得TFET器件可具有间断的带隙排列。实施方案表现出在导带和价带(不必须为相同材料)方面高性能的高D0S(态密度)，从而使得高性能p-TFET和高性能n-TFET两者使互补隧道FET逻辑(C-TFET)具有比当前TFET更高水平的电流。在一个实施方案中，在相同技术节点处，电流可很好地达到或超过S1-FET中的电流水平。
[0019]一些实施方案使用具有较高带隙的材料以抑制关态漏泄电流。这些实施方案显示出比当前TFET更好的漏泄性能。一些实施方案使得能够形成在非Si的不同衬底(例如但不限于玻璃、聚合物)上的这些逻辑器件和/或透明器件(使用由透明或半透明材料形成的电极)。例如，可结合透明的半导体氧化物和有机半导体以获得透明器件。在一个实施方案中，仅使用有机半导体来形成TFET的有源区域。一些实施方案描述了用低温工艺制造TFET的方法，其使得可在柔性衬底上形成较高性能的器件。在这些实施方案中，可获得较高性能的柔性逻辑器件，其对于将互联计算(computing continuum)扩展至可穿戴的柔性电子空间(electronic space)是至关重要的。
[0020]描述通过采用有机异质结和氧化物半导体/有机异质结而使用低温制造工艺的一些实施方案使得可制造垂直层叠的器件。在所述实施方案中，在相同技术节点处实现了电路覆盖区域(circuit footprint)的显著减小。实施方案描述了具有比传统TFET材料更有效的栅极控制的材料，因为所描述的材料具有比当前TFET中使用的典型II1-V半导体GaSb和InAs更低的ε Γο在一个实施方案中，描述的有机半导体具有2.5-3.5的极低的ε r，这使得n-TFET或p-TFET (具有p-或本征控制层)都具有更好的栅极控制，因为栅极介电层和栅极-沟道层(即，半导体)之间的电压降被分开。
[0021]在下面的描述中，讨论了众多细节以提供本发明的实施方案的更彻底的说明。然而，显然，对本领域技术人员来说，本发明的实施方案没有这些特定细节的话也可实施。在其它实例中，为了避免模糊本发明的实施方案，公知的结构和器件以框图形式而不详细示出。
[0022]注意，在实施方案的对应附图中，信号用线表示。一些线可能较粗，以指示组成中较重要(constituent)的信号通道；并且/或者一些线可能在一端或多端具有箭头，以指示主要信息流向(primary informat1n flow direct1n)。这些指示并非意图限制。相反，结合一个或多个示例性实施方案而使用所述线以便于更容易理解电路或逻辑单元。任何表示出的信号，如根据设计需要或偏好确定的(dictate)，可实际上包括一个或多个信号，所述信号可在任何方向传播且可用任何合适类型的信号设计方案来执行。
[0023]在整个说明书以及权利要求中，术语“连接”表示连接着的物品之间的直接电连接，没有任何中间器件。术语“耦合”表示连接着的物品之间的直接电连接或者通过一个或多个无源或有源中间器件的间接连接。术语“电路”表示被设置为彼此协同操作以提供预期功能的一个或多个无源和/或有源构件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“这个”的含义包括多个指代物。“在......中”的含义包括“在......之内”和“在......上”。
[0024]术语“按比例放缩(scaling) ”通常是指将一个设计(电路图和版图)从一个工艺技术转换到另一个工艺技术。术语“按比例放缩”通常也指在相同工艺节点内缩小版图和器件。术语“按比例放缩”还可指相对于其它参数(例如，电源供应水平)调整(如，降低)信号频率。术语“实质上”、“接近”、“近似地”、“近”和“约”一般指在目标值的+/-20%范围内。
[0025]除非另外说明，用于描述同一物体的序数形容词“第一”、“第二”和“第三”等等的使用仅仅表示正谈及的相似物体的不同实例，而并非想要暗示如此描述的物体必须或在时间上、或在空间上、或分等级地(in ranking)或以任意其它方式以给定的顺序使用。
[0026]出于实施方案的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极端、源极端、栅极端和基极端。晶体管还包括三栅极和FinFET晶体管、圆柱体全包围栅场效应晶体管(Gate All Around Cylindrical Transistor)、TFET或其它实现晶体管功能性的器件(如碳纳米管或自旋电子器件(spintixmic device))。源极端和漏极端可以是相同的端且在本文中可互换