射频ldmos器件及工艺方法
【技术领域】
[0001]本发明涉及半导体领域，特别是指一种射频LDMOS器件，本发明还涉及所述射频LDMOS器件的工艺方法。
【背景技术】
[0002]射频LDM0S(LDM0S:Laterally Diffused Metal Oxide Semiconductor)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。
[0003]在射频LDMOS的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时，为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生电容对器件增益与效率的影响。较高的击穿电压有助于保证器件在实际工作时的稳定性。而导通电阻Rdson则会直接影响到器件射频特性，如增益与效率等特性。常规的射频LDMOS器件的结构如图1所示，图中I是P型衬底，10是P型外延，具有体区11和轻掺杂漂移区12，外延上有多晶硅栅极15，双层的法拉第屏蔽层17。其轻掺杂漂移区12采用一步掺杂来实现，具有较大的击穿电压(BV)，同时由于其漂移区浓度较淡，使其具有较大的导通电阻(Rdson)。法拉第屏蔽层的作用是降低反馈的栅漏电容(Cgd)，同时由于其在应用中处于零电位，可以起到场版的作用，降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。一般情况下，为了满足器件在更高频率下工作，要求更低的输出电容，因此普通的结构很难满足。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种射频LDMOS器件，本发明所要解决的另一技术问题是提供所述射频LDMOS器件的工艺方法。
[0005]为解决上述问题，本发明所述的射频LDMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P型体区，以及位于P型体区中的重掺杂P型区和所述射频LDMOS器件的源区；
[0006]所述P型外延中还具有轻掺杂漂移区；
[0007]所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及覆盖在栅氧之上的多晶硅栅极；多晶硅栅极之上具有氧化硅介质层及法拉第屏蔽层；
[0008]在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞，钨塞上端连接所述重掺杂P型区；
[0009]所述轻掺杂漂移区中还包含有第二 N型掺杂区，所述LDMOS器件的漏区位于该所述轻掺杂区中；所述第二 N型掺杂区的表面具有浅P型掺杂区。
[0010]进一步地，所述轻掺杂漂移区的第二 N型掺杂区的注入能量小于或者等于轻掺杂漂移区的注入能量，浅P型掺杂区由低注入能量形成，使浅P型掺杂区位于第二 N型掺杂区的表面处。
[0011]本发明所述的一种射频LDMOS器件的工艺方法，包含如下工艺步骤:
[0012]第I步，在P型衬底上形成P型外延；
[0013]第2步，器件表面生长栅氧及多晶硅，光刻定义刻蚀，形成多晶硅栅极；
[0014]第3步，离子注入形成轻掺杂漂移区；
[0015]第4步，离子注入形成P型体区；
[0016]第5步，离子注入形成第二 N型掺杂区及浅P型掺杂区；
[0017]第6步，进行源漏注入，以及重掺杂P型区离子注入；
[0018]第7步，淀积介质层及金属层，刻蚀形成法拉第屏蔽层；
[0019]第8步，制作钨塞等工艺过程。
[0020]进一步地，所述第I步中，P型外延的厚度为I?10 μ m，其体浓度为IxlO14?
[0021]IxlO16Cm-3O
[0022]进一步地，所述第3步中，轻掺杂漂移区的注入杂质为磷或砷，注入能量为50?500KeV，注入剂量为 IxlO12 ?5xl013cnT2。
[0023]进一步地，所述第4步中，P型体区在多晶硅栅极形成之前通过离子注入及高温推进形成，P型体区的注入杂质为硼，注入能量为30?300KeV，注入剂量为IxlO12?2xl014cm 2o
[0024]进一步地，所述第5步中，第二 N型掺杂区的注入杂质为磷或砷，注入能量为50?500KeV，注入剂量为IxlO12?5X1013CnT2 ;浅P型掺杂区的离子注入杂质为硼，或者氟化硼或铟，注入能量为0.5?200KeV，注入剂量为IxlO12?5xl013cnT2。所述的第二 N型掺杂区与浅P型掺杂区注入共用掩膜版。
[0025]进一步地，所述第6步中，源区及漏区均为重掺杂N型区，注入杂质为磷或砷，注入能量彡200KeV，注入剂量为IxlO13?lxl016cm_2 ;P型体区中的重掺杂P型区注入杂质为硼或二氟化硼，注入能量彡10KeV,注入剂量为IxlO13?lxl016cnT2。
[0026]本发明所述的射频LDMOS器件及工艺方法，通过在轻掺杂漂移区中形成第二 N型掺杂区及浅P型掺杂区，浅P型掺杂区对下方的N型离子辅助耗尽，使射频LDMOS器件得到非常地的输出电筒，第二 N型掺杂区与轻掺杂漂移区的掺杂浓度重叠，提高了器件的电流驱动能力，使得导通电阻下降，饱和电流提高。
【附图说明】
[0027]图1是传统射频LDMOS器件的结构示意图。
[0028]图2?9是本发明工艺步骤示意图。
[0029]图10是本发明工艺步骤流程图。
[0030]图11?13是本发明与传统LDMOS的仿真对比图。
[0031]附图标记说明
[0032]I是P型衬底，10是P型外延层，11是P型体区，12是轻掺杂漂移区，301是第二 N型掺杂区，302是浅P型掺杂区，13是钨塞，14是栅氧，15是多晶硅栅极，16是氧化层，17是法拉第屏蔽层，21是漏区，22是重掺杂P型区，23是源区，105是光刻胶。
【具体实施方式】
[0033]本发明所述的射频LDMOS器件，其结构如图9所示，在P型衬底I上具有P型外延10，所述P型外延10中具有P型体区11，以及位于P型体区11中的重掺杂P型区22和所述射频LDMOS器件的源区23 ；
[0034]P型外延10中还具有轻掺杂漂移区12 ；
[0035]所述P型体区11与轻掺杂漂移区12之间的硅表面具有栅氧14及覆盖在栅氧之上的多晶娃栅极15 ；
[0036]所述轻掺杂漂移区12中还包含有第二 N型掺杂区301，所述第二 N型掺杂区的表面具有浅P型掺杂区302。所述轻掺杂漂移区12的第二 N型掺杂区302的注入能量小于轻掺杂漂移区12的注入能量，浅P型掺杂区302由低注入能量形成，使浅P型掺杂区302位于第二 N型掺杂区301的表面处。
[0037]在P型体区11远离轻掺杂漂移区12的一侧具有穿通外延层10且其底部位于P型衬底I的钨塞13，钨塞13上端连接所述重掺杂P型区22。
[0038]本发明所述的一种射频LDMOS器件的工艺方法，包含如下工艺步骤:
[0039]第I步，在P型衬底I上形成P型外延10。P型外延10的厚度d为I?10 μ m，其体浓度为IxlO14?IxlO16Cm'如图2所示。
[0040]第2步，如图3所示，器件表面生长栅氧14及多晶硅，光刻定义并刻蚀，形成多晶娃栅极15。
[0041]第3步，如图4所示，离子注入形成轻掺杂漂移区12。轻掺杂漂移区12的注入杂质为磷或砷，注入能量为50?500KeV，注入剂量为IxlO12?5x