一种半导体器件的制造方法、半导体器件和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法、半导体器件和电子装置。
【背景技术】
[0002]在半导体技术领域中，射频前端模块(Rad1 Frequency Frond-End Module,简称RF FEM)是无线通信设备(例如手机、平板电脑等)中的关键组件，而射频开关器件及集成电路(RF Switch and integrated circuit)又是射频前端模块的关键器件之一。
[0003]射频前端模块的电路设计中都会包含电容和电感。其中电感的Q值(品质因数)的高低决定电路的好坏。传统的铜后段工艺因为要考虑到化学机械抛光工艺的负载效应(loading effect),对金属连线的光罩的图形密度有一定要求，即，在大面积的空白区域会设计虚拟图案(dummy)以满足最小图形密度。
[0004]现有技术中的一种半导体器件(例如:射频前端模块)的结构如图1所示，包括前端器件100，位于前端器件100之上的层间介电层101，位于层间介电层101内的由第一层金属层(Ml)形成的连接件102以及虚拟连接件(虚拟图案)102’，位于层间介电层101之上的金属间介电层103，以及位于金属间介电层103之上的电感104。其中，前端器件100包括半导体衬底1001、位于半导体衬底1001上的晶体管1002、位于半导体衬底1001上方的层间介电层1003以及位于层间介电层1003内的金属插塞1004。并且，前端器件100还可以包括电阻等其他器件。
[0005]由于电感104会占据很大的面积，而连接件102为金属(通常为铜)，为减轻在通过CMP工艺形成连接件102的过程中的负载效应(loading effect),需要在电感下方的层间介电层101的空白区域设置虚拟连接件(虚拟图案；dummy pattern) 102’，如图1所示。然而，由于虚拟连接件(虚拟图案；dummy pattern)102’位于电感104的下方，会降低电感104的Q值，最终降低整个半导体器件的性能。
[0006]因此，为解决上述问题，本发明提出一种新的半导体器件的制造方法和半导体器件。
【发明内容】
[0007]针对现有技术的不足，本发明提出一种新的半导体器件的制造方法、半导体器件和电子装置，可以提高半导体器件所包括的电感的Q值，进而提高半导体器件的性能。
[0008]本发明实施例一提供半导体器件的制造方法，包括:
[0009]步骤SlOl:提供包括半导体衬底、位于所述半导体衬底的内部和表面的晶体管、位于所述半导体衬底之上的第一层间介电层以及位于所述第一层间介电层内的金属插塞的前端器件；
[0010]步骤S102:在所述前端器件的上方形成第二层间介电层，并利用金属层在所述第二层间介电层内形成与所述金属插塞相连接的互连件以及位于拟形成的电感的下方的虚拟互连件；
[0011]步骤S103:去除所述虚拟连接件，并在所述虚拟连接件原来的位置形成介电填充层；
[0012]步骤S104:形成位于所述第二层间介电层之上的金属间介电层以及位于所述金属间介电层之上的电感。
[0013]可选地，所述步骤S103包括:
[0014]步骤S1031:形成覆盖所述第二层间介电层、所述连接件以及所述虚拟连接件的阻挡层，并在所述阻挡层之上形成在所述虚拟连接件所在的区域的上方具有开口的掩膜层；
[0015]步骤S1032:通过第一次刻蚀去除所述阻挡层对应所述开口所在区域的部分，通过第二次刻蚀去除所述虚拟连接件；
[0016]步骤S1033:去除所述掩膜层，在所述虚拟连接件原来的位置填充介电材料；
[0017]步骤S1034:通过化学机械抛光工艺去除过量的所述介电材料，以在所述虚拟连接件原来的位置形成介电填充层。
[0018]可选地，在所述步骤S1031中，所述掩膜层为图形化的光刻胶。
[0019]可选地，在所述步骤S1032中，第一次刻蚀为干法刻蚀，第二次刻蚀为湿法刻蚀。
[0020]可选地，在所述步骤S1033中，填充介电材料的方法包括CVD。
[0021]可选地，在所述步骤S1034中，所述化学机械抛光工艺停止于所述阻挡层的上方。
[0022]可选地，所述介电填充层与所述第二层间介电层的材料相同。
[0023]可选地，所述介电填充层的材料包括氧化硅。
[0024]可选地，在所述步骤S102中，利用金属层在所述第二层间介电层内形成与所述金属插塞相连接的互连件以及位于拟形成的电感的下方的虚拟互连件的方法包括:
[0025]在所述第二层间介电层内形成沟槽；
[0026]在所述沟槽内形成金属层；
[0027]对所述金属层进行化学机械抛光，以形成所述互连件以及所述虚拟互连件。
[0028]可选地，在所述步骤S104中，所述电感在所述金属间介电层上的垂直投影覆盖所述介电填充层。
[0029]本发明实施例二提供一种半导体器件，包括前端器件、位于所述前端器件之上的层间介电层以及位于所述层间介电层内的与所述前端器件相连的互连件；还包括位于所述层间介电层内的介电填充层、位于所述层间介电层之上的金属间介电层以及位于所述金属间介电层之上的电感，其中，所述电感位于所述介电填充层的上方。
[0030]可选地，所述电感在所述金属间介电层上的垂直投影覆盖所述介电填充层。
[0031 ] 可选地，所述介电填充层与所述层间介电层的材料相同。
[0032]可选地，所述前端器件包括半导体衬底、位于所述半导体衬底的内部和表面的晶体管、位于所述半导体衬底之上的第一层间介电层以及位于所述第一层间介电层内的金属插塞；其中，所述金属插塞与所述互连件相连接。
[0033]本发明实施例三提供一种电子装置，其包括如上所述的半导体器件。
[0034]本发明的半导体器件的制造方法，通过增加去除虚拟连接件以及在虚拟连接件原来的位置形成介电填充的步骤，可以提高形成的电感的品质因数，进而可以提高整个半导体器件的性能。本发明的半导体器件，由于在电感的下方的不存在位于金属间介电层内的虚拟互连件，因此可以提高电感的品质因数，进而可以提高整个半导体器件的性能。本发明的电子装置，使用了上述半导体器件，因而同样具有上述优点。
【附图说明】
[0035]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0036]附图中:
[0037]图1为现有技术中的一种半导体器件的示意性剖视图；
[0038]图2A至2G为本发明实施例一的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖视图；
[0039]图3为本发明实施例一的一种半导体器件的制造方法的一种示意性流程图；
[0040]图4为本发明实施例二的一种半导体器件的结构的示意性剖视图。
【具体实施方式】
[0041]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0042]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0043]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第