示的半导体装置切断的剖视图。图4是沿切断线Χ2 - Χ2’将图1、图2所示的半导体装置切断的剖视图。图1中，示出了半导体基板内部的杂质扩散区域和半导体基板上到多晶硅层为止的下层结构。图2接着图1表示半导体基板上的层间绝缘膜、接触部以及金属布线等的上层结构。该半导体装置构成内置于开关电源用控制IC(以下，称为控制IC)的启动电路的启动元件。此处，将具备JFET的启动元件作为例子进行说明。
[0069]如图1?4所示，在P型基板(半导体基板)100的表面层，选择性地设置有成为栅区103的P型阱区。栅区103是包围活性区域的周围的周边区域，与P型基板100是相同电位。活性区域是导通状态时电流流经的区域。周边区域具有缓和漂移区域102的电场，保持耐压的功能。另外，在P型基板100的表面层，在栅区103的内侧设置有低杂质浓度的η_型阱区，所述η _型阱区是作为耗尽区域的低杂质浓度的漂移区域102。漂移区域102的一部分成为沟道区域。
[0070]漂移区域102选择性地被设置为按预定的宽度伸入栅区103的一部分。在漂移区域102的伸入栅区103的位置，设置有成为源区104的高杂质浓度的η型区域。源区104设置在漂移区域102的伸入栅区103的，例如全部位置。另外，在P型基板100的表面层，与源区104对置并且与源区104分离的位置，设置有成为漏区101的η型阱区。
[0071]具体而言，漏区101在P型基板100的表面层的漂移区域102的中心部分与漂移区域102接触地设置。在同一半导体基板上设置有多个JFET的情况下，漏区101是多个JFET共用的漏区。源区104配置在从漏区101起算为等间隔的圆周上。漏区101和源区104通过例如使用了同一掩模的离子注入和扩散同时形成。漏区101和源区104的深度例如比漂移区域102的深度深。
[0072]在漂移区域102与栅区103接触的位置，以包围漏区101的方式，并且以横跨栅区103和漂移区域102的方式，设置有例如由多晶硅层构成的多晶硅栅电极105。多晶硅栅电极105作为场板发挥功能。在设置有源区104的位置，多晶硅栅电极105设置在漂移区域102上的LOCOS氧化膜106上。在LOCOS氧化膜106、多晶硅栅电极105、栅区103、源区104以及漏区101上，设置有第一层间绝缘膜107。
[0073]在漏区101的内部，作为用于检测输入电压的降低的输入电压检测机构，设置有npn型元件(npn型双极型晶体管)83。具体而言，在漏区101的基板表面侧的表面层，选择性地设置有作为npn型元件83的基区发挥功能的P型区域(第一导电型半导体区域)110。在P型区域110的基板表面侧的表面层，相互分离地设置有作为npn型元件83的集电区(第一个第二导电型半导体区域)111发挥功能的η型区域和作为npn型元件83的发射区(第二个第二导电型半导体区域)112发挥功能的η型区域。即，npn型元件83与启动元件一体地设置在同一半导体基板(芯片)上。
[0074]在第一层间绝缘膜107上，设置有作为npn型元件83的集电极布线(第一电极布线)121的金属布线，兼作npn型元件83的发射极布线和启动元件的漏极布线的金属布线(以下，简称为发射极-漏极布线的第二电极布线)122、作为启动元件的源电极布线(第三电极布线)123的金属布线、以及作为启动元件的栅电极布线(第四电极布线)124的金属布线(细虚线阴影部分)。集电极布线121设置在漏区101上，例如具有大致圆形状的平面形状。集电极布线121介由贯通第一层间绝缘膜107的集电极接触部125与npn型元件83的集电区111电连接。
[0075]发射极-漏极布线122以包围集电极布线121的方式，设置在发射区112和漏区101上。发射极-漏极布线122介由贯通第一层间绝缘膜107的发射接触部126a和漏接触部126b与发射区112和漏区101电连接。即，通过发射极-漏极布线122，npn型元件83的发射区112与启动元件的漏区101电连接。在漏区101的内部，在与漏接触部126b接触的位置也可以设置n+型高浓度区域113。
[0076]源电极布线123以包围发射极-漏极布线122的方式，设置在源区104上。源电极布线123介由贯通第一层间绝缘膜107的源接触部127与源区104电连接。在源区104的内部，在与源接触部127接触的位置也可以设置n+型高浓度区域115。栅电极布线124以包围漏区101、漂移区域102以及源区104的方式设置在栅区103上。栅电极布线124介由贯通第一层间绝缘膜107的栅电极接触部128a和多晶硅接触部128b与栅区103和多晶硅栅电极105电连接。在栅区103的内部，在与栅电极接触部128a接触的位置可以设置P+型高浓度区域114。
[0077]在集电极布线121、发射极-漏极布线122、源电极布线123、以及栅电极布线124上，设置有第二层间绝缘膜108。在第二层间绝缘膜108上，设置有与启动电路的VH端子(高耐压输入端子)连接的第一金属布线(第一电极布线)131、基板电位的第二金属布线(第四电极布线)132、以及与启动电路的BO端子(欠压保护输入端子)连接的第三金属布线(第三电极布线)133。启动电路的构成的一例如后所述。在图2中，符号132标记的2个圆夹住的部分是第二金属布线132，符号133标记的2个圆夹住的部分是第三金属布线133。
[0078]第一金属布线131例如具有大致圆形状的平面形状，设置在集电极布线121和发射极-漏极布线122上。第一金属布线131介由贯通第二层间绝缘膜108的通孔134与集电极布线121电连接，而与npn型元件83的集电区111电连接。另外，第一金属布线131兼作启动元件的输入端子和npn型元件83的输入端子。通过集电极布线121和第一金属布线131的双层结构向半导体基板(芯片)的外部引出集电极电位，由此能够在最表面有效配置扩大了占有面积的第一金属布线131以连接金属线，从而能够实现小型化。
[0079]第二金属布线132以包围第一金属布线131的方式设置在源电极布线123和栅电极布线124上。第二金属布线132介由贯通第二层间绝缘膜108的通孔135与栅电极布线124电连接，而与栅区103和多晶硅栅电极105电连接。由此，对多晶硅栅电极105施加与P型基板100相同的电位。第三金属布线133以包围第二金属布线132的方式设置在源电极布线123和栅电极布线124上。第三金属布线133介由贯通第二层间绝缘膜108的通孔136与源电极布线123电连接，而与源区104电连接。图2中，用比下层的各布线的接触部长的虚线表示第一通孔134、第二通孔135和第三通孔136。
[0080]在这样的构成的启动元件中，栅区103与漂移区域102的接合是担负使元件高耐压化的功能的结构，源区是担负制造大电流的功能的结构，由于这样分配作用，所以能够兼得高耐压化和低导通电阻化。对漏区101施加电压时，漏极电流呈放射状流动。源区104被偏置为正电位，当该电位上升到达某个电位时漂移区域102被耗尽层切断，漏极电流被阻断。
[0081]接下来，对实施方式I的半导体装置的动作进行说明。图5是表示实施方式I的半导体装置的等效电路的电路图。在图5中，用端子的符号表示第一金属布线131、第二金属布线132和第三金属布线133的连接位置。在上述的实施方式I的半导体装置(启动元件)中，对第一金属布线131施加了输入电压时在漏区101中流过的电流通过漂移区域102和源区104，并且经由从源电极布线123通过第三金属布线133的路径，流向连接到第三金属布线133的后段的电路部。由此，向启动电路的后段的电路部供给启动电流。如图5所示，该启动元件是在输入端子(第一金属布线131)与JFET81之间，将npn型元件83串联地连接到JFET81的电路构成。
[0082]对第一金属布线131施加了输入电压时，在JFET81中流过的电流根据配置在JFET81的高电位侧(前段)的npn型元件83而变化。利用该电流变化实现输入电压检测。具体而言，在配置在JFET81的高电位侧的npn型元件83没有处于导通状态的情况下，不对JFET81供给电流。因此，将通过npn型元件83检测的npn型元件83的击穿初始电压(Breakdown start voltage)作为预定电压的最大值(以下，称为检测阈值电压)，以在比检测阈值电压低的电压下不击穿的方式设计npn型元件83。使npn型元件83的耐压为输入电压检测的水平(例如集电极-发射极间电压VBceo = 80V左右)。
[0083]npn型元件83串联连接到JFET81的漏极，从而对输入端子施加输入电压时流过JFET81的电流在npn型元件83击穿之前(输入电压不足检测阈值电压时)是反方向饱和电流程度的微小电流。另一方面，当施加在输入端子的输入电压为npn型元件83的击穿初始电压以上(输入电压为检测阈值电压以上)时，npn型元件83导通，流过JFET81的电流急剧增加。因此，流过JFET81的电流是在不设置npn型元件83的情况下原本流过JFET81的电流量，所以可以使JFET81几乎与往常一样进行动作。因此，可以通过检测出流过JFET81的电流为微小电流从而检测出输入电压的降低，停止向启动电路的后段的电路部供给启动电流。
[0084]S卩，输入电压比控制IC的动作电压低时(输入电压检测水平)，通过利用npn型元件83不使JFET81动作，从而停止向启动电路的后段的电路部供给启动电流。由此，通过启动电路后段的例如BO比较器等能够实现欠压保护功能。因此，在施加了控制IC的通常动作电压水平的输入电压时，以能够成为向启动电路后段的电路部供给启动电流的状态(即导通状态)的方式设定npn型元件83的各种条件即可。npn型元件83的各种条件是指例如构成npn型元件83的p型区域110、集电区111以及发射区112的尺寸和/或杂质浓度等。
[0085]接下来，对实施方式I的开关电源装置的构成进行说明。图6是表示本发明的实施方式I的开关电源装置的构成的一例的电路图。图6所示的实施方式I的开关电源装置是对AC输入进行整流以及平滑，并供给到控制IC31的VH端子32的装置。控制IC31在启动电路41内内置上述的启动元件(未