晶体管的应变引发方案的制作方法
【技术领域】
[0001] 以下公开内容涉及半导体制造方法。具体地，以下公开内容涉及用于形成半导体 器件的接触件的方法。
【背景技术】
[0002] 半导体工业通过根据摩尔定律缩放集成芯片（IC)组件的最小部件尺寸来不断地 改进集成芯片的性能。然而，近年来，一些IC组件的缩放已经变得越来越难。为了缓解缩 放的需求，半导体工业已经在寻找改进集成芯片的性能的其他方式。
[0003] 应变工程通常用于改进晶体管器件的性能。例如，通过在PMOS晶体管的沟道区上 诱导产生压应力，晶体管的迁移率和性能得以改进。通过将应变工程用于改进晶体管性能， 缓解了缩放集成芯片设计（例如，进一步减小栅极电介质厚度）的需求。
【发明内容】
[0004] 为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种晶体管器 件，包括：栅极结构，设置在半导体衬底上；源极/漏极凹槽，沿着所述栅极结构的侧面布置 在所述半导体衬底中；掺杂的应变引发区，设置在所述源极/漏极凹槽内，所述掺杂的应变 引发区包括掺杂有n型或P型掺杂剂杂质的化合物半导体材料；以及未掺杂的应变引发区， 在所述源极/漏极凹槽内设置在所述掺杂的应变引发区之下，所述未掺杂的应变引发区包 括所述化合物半导体材料，并且元素的化学计量在所述未掺杂的应变引发区内的不同位置 处不同。
[0005] 在该晶体管器件中，所述源极/漏极凹槽通过不同平面取向限定具有平面的凹槽 表面，并且所述未掺杂的应变引发区在不同平面附近分别包括不同的应变引发组分浓度。
[0006] 在该晶体管器件中，所述化合物半导体材料包括硅锗（SiGe)。
[0007] 在该晶体管器件中，所述掺杂的应变引发区包括掺杂有硼的硅锗（SiGe)。
[0008] 在该晶体管器件中，所述未掺杂的应变引发区包括：第一未掺杂的应变引发层，具 有邻接所述源极/漏极凹槽的上表面的上〈111>平面并且具有第一应变引发组分浓度；以 及第二未掺杂的应变引发层，具有下〈111>平面。
[0009] 根据本发明的另一方面，提供了一种晶体管器件，包括：栅极结构，设置在半导体 衬底的沟道区上方，所述沟道区具有第一掺杂类型；源极/漏极凹槽，沿着所述栅极结构的 侧面布置在所述半导体衬底中；掺杂的硅锗（SiGe)区，设置在所述源极/漏极凹槽内并且 具有与所述第一掺杂类型相反的第二掺杂类型；以及未掺杂的SiGe区，设置在所述源极/ 漏极凹槽内并且位于所述掺杂的SiGe区之下，其中，所述未掺杂的SiGe区在所述源极/漏 极凹槽内的不同位置处包括不同的锗浓度。
[0010] 在该晶体管器件中，所述未掺杂的SiGe区包括：外部的未掺杂的SiGe层，邻接所 述源极/漏极凹槽的上表面并且具有第一锗浓度；下部的未掺杂的SiGe层，邻接所述源极 /漏极凹槽的底面并且具有第二锗浓度；以及内部的未掺杂的SiGe层，位于所述外部的未 掺杂的SiGe层和所述下部的未掺杂的SiGe层之间并且具有第三锗浓度，所述第三锗浓度 高于所述第一锗浓度和所述第二锗浓度中的每一个。
[0011] 在该晶体管器件中，所述未掺杂的SiGe区是大致V形层，所述外部的未掺杂的 SiGe层设置在所述V形层的最外面的尖部区域附近，所述下部的未掺杂的SiGe层设置在所 述V形层的底部附近，并且所述内部的未掺杂的SiGe层沿着所述V形层的臂部位于所述外 部的未掺杂的SiGe层和所述下部的未掺杂的SiGe层之间。
[0012] 在该晶体管器件中，所述外部的未掺杂的SiGe层和所述下部的未掺杂的SiGe层 的锗浓度均在约5%和约25%的范围内。
[0013] 在该晶体管器件中，所述内部的未掺杂的SiGe层的锗浓度在约15 %和约35 %的 范围内。
[0014] 在该晶体管器件中，所述外部的未掺杂的SiGe层、所述下部的未掺杂的SiGe层或 所述内部的未掺杂的SiGe层包括递增或递减的锗浓度分布。
[0015] 在该晶体管器件中，掺杂的SiGe层的锗浓度在约35%和约70%的范围内。
[0016] 该晶体管器件进一步包括：覆盖层，电连接至所述掺杂的SiGe区并布置在所述掺 杂的SiGe区上方，所述覆盖层包括未掺杂的硅或包括锗浓度小于约35%的SiGe。
[0017] 根据本发明的又一方面，提供了一种形成晶体管器件的方法，包括：在半导体衬底 上形成栅极结构；源极/漏极凹槽在所述半导体衬底内形成在沿着所述栅极结构的侧面的 位置处；在所述源极/漏极凹槽的上层处将具有第一应变引发组分浓度的第一未掺杂的应 变引发层沉积到所述源极/漏极凹槽内；在所述源极/漏极凹槽的下层处将具有不同于所 述第一应变引发组分浓度的第二应变引发组分浓度的第二未掺杂的应变引发层沉积到所 述源极/漏极凹槽内。
[0018] 在该方法中，应变引发材料包括硅锗（SiGe);以及所述应变引发组分包括锗 (Ge)。
[0019] 在该方法中，所述第一未掺杂的应变引发层和所述第二未掺杂的应变引发层由未 掺杂的SiGe制成。
[0020] 该方法进一步包括：在所述第一未掺杂的应变引发层和所述第二未掺杂的应变引 发层上方沉积掺杂的应变引发层以填充所述源极/漏极凹槽。
[0021] 在该方法中，所述第一未掺杂的应变引发层包括两个〈111>平面彼此相交的尖部 区域。
[0022] 在该方法中，沉积所述第一未掺杂的应变引发层的外延生长速率比沉积所述第二 未掺杂的应变引发层的第二外延生长速率更快。
[0023] 在该方法中，用于沉积所述第一未掺杂的应变引发层的第一Ge/Si气体流量比小 于沉积所述第二未掺杂的应变引发层的第二Ge/Si气体流量比。
【附图说明】
[0024] 当结合附图进行阅读时，通过以下详细描述可更好地理解本发明的各方面。应该 注意，根据工业中的标准实践，各个部件未按比例绘出。实际上，为了清楚的讨论，各个部件 的尺寸可以任意地增大或减小。
[0025] 图1示出了应变沟道晶体管器件的一些实施例的截面图。
[0026] 图2示出了应变沟道晶体管器件的一些可选实施例的截面图。
[0027] 图3示出了形成应变沟道晶体管器件的方法的一些实施例的流程图。
[0028] 图4a至图4g示出了根据一些实施例的应变沟道晶体管器件的制造方法的示例性 中间步骤。
【具体实施方式】
[0029] 以下公开内容提供了许多用于实现主题的不同特征的不同实施例或实例。下面描 述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。 例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形 成第一部件和第二部件的实施例，且也可以包括在第一部件和第二部件之间可以形成附加 部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重 复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身并没有规定所讨论 的各个实施例和/或配置之间的关系。
[0030] 本文中参照附图进行描述，其中，贯穿全文，相同的参考标号通常用于指相同的元 件，并且，各个结构不一定按比例绘制。在以下描述中，为了说明的目的，阐述了许多具体细 节以帮助理解。然而，对于本领域技术人员而言，在具有较小程度的这些具体细节的情况 下，也可以实施在此描述的一个或多个方面。在其他情况下，以框图的形式示出已知的结构 和器件以帮助理解。
[0031] 可以通过在沟道区的相对端处形成应变引发源极和漏极区来形成应变沟道 MOSFET(金属氧化物半导体场效应晶体管）器件。通过以下步骤来形成应变引发的源极和 漏极区：在衬底内形成源极和漏极凹槽以及随后在源极和漏极凹槽内沉积应变引发材料。 例如，可以将诸如硅锗（SiGe)的含锗材料沉积在p沟道MOSFET的源极凹槽或漏极凹槽内 以向源极凹槽和漏极凹槽之间的沟道区提供横向压应变。沟道区中的该横向压应变提高空 穴的迁移率，其中，空穴是示例性P沟道M