用于对3-d ic晶体管的鳍形沟道区进行掺杂的覆盖ald膜的制作方法
【技术领域】
[0001]本发明涉及半导体处理领域，具体涉及用于对3-D IC晶体管的鳍形沟道区进行掺杂的覆盖ALD膜。
【背景技术】
[0002]通常，集成电路(IC)晶体管已使用平面设计，其中所述晶体管元件(源极、漏极和沟道)形成在半导体衬底的表面，并且栅极元件被形成作为在衬底表面的沟道区顶上的平坦结构。然而，最近对于越来越小的器件尺寸的期望已促进所谓的3-D晶体管的发展，其中源极、漏极和沟道形成在鳍形结构中，鳍形结构从衬底表面垂直地延伸，通常具有高深宽比。在这些垂直鳍结构内形成有沟道时，可以将3-D晶体管的栅极组件制造成环绕沟道区，从而相对于其直接暴露于栅极电压的体积显著增大了沟道区的表面积。
[0003]平面晶体管和3-D晶体管之间的结构差异在图1A和IB中示意性地示出。图1A示意性地示出了传统的平面IC晶体管100。在图左侧是表示形成在硅衬底110中的源极120、沟道130和漏极140的侧视图，栅极150位于沟道130之上，栅极150与沟道130通过栅极介电质149分隔开。图右侧是相同晶体管100的从垂直虚线的视点截取的剖视图(如水平箭头所指示的)。从两个视图可以看出，栅极150仅邻近沟道130的一侧(由栅极介电质149隔开)定位。图1B提供了现代的3-D晶体管设计101的简化示意图，其侧视图(左)和剖视图(右)与图1A中所示的平面晶体管100的侧视图(左)和剖视图(右)类似。从侧视图可见，源极121、沟道131和漏极141从硅衬底110的平面垂直地延伸(与平面晶体管100不同)。然而，在图1B(右)的剖视图示出了 3-D晶体管101的栅极151能够从三侧环绕沟道区域131 (与平面型晶体管100中的栅极150的配置比较)。栅极围绕垂直鳍结构的这种环绕在图1C进一步示出(再次示出3-D晶体管101具有源极121、漏极141和栅极151，但沟道131被栅极遮盖)；并且图1D示出了从平行的垂直鳍结构形成的多个三维晶体管101可以如何由3-D栅极元件151环绕。晶体管架构的这种从平面型设计向3-D设计的根本转变已经对IC制造提出了挑战，并且要最佳地解决这些挑战，必须研发新的制造技术。
【发明内容】
[0004]本发明公开了一种对在半导体衬底上的部分制成的3-D晶体管的鳍形沟道区进行掺杂的方法。在一些实施方式中，所述方法包括:在所述衬底上形成含掺杂剂膜；形成覆盖膜使得所述含掺杂剂膜位于所述衬底和所述覆盖膜之间；以及将掺杂剂从所述含掺杂剂膜驱动到所述鳍形沟道区内。在某些这样的实施方式中，该覆盖膜包括硅碳化物材料、硅氮化物材料、硅碳氮化物材料、或它们的组合。在某些这样的实施方式中，所述含掺杂剂膜的多个含掺杂剂层通过原子层沉积工艺形成，所述原子层沉积工艺包括:使含掺杂剂膜前体吸附到所述衬底上，使得所述前体形成吸附受限层；从所吸附的所述前体周围的容积去除至少一些未被吸附的含掺杂剂膜前体；使所吸附的含掺杂剂膜前体反应以在所述衬底上形成含掺杂剂层；在使所吸附的所述前体反应后，当含掺杂剂层周围的所述容积存在解吸的含掺杂剂膜前体和/或反应副产物时，将所述解吸的含掺杂剂膜前体和/或反应副产物从所述含掺杂剂层周围的所述容积去除；以及重复该工艺序列以形成所述含掺杂剂膜的多个含惨杂剂层。
[0005]本发明还公开了一种对在半导体衬底上的部分制成的3-D晶体管的鳍形沟道区进行掺杂的含掺杂剂膜。在一些实施方式中，所述膜可以包括:第一富掺杂剂部分和第二富掺杂剂部分；第一实质上无掺杂剂部分和第二实质上无掺杂剂部分；覆盖膜，其包括娃碳化物材料、硅氮化物材料、硅碳氮化物材料、或它们的组合。在一些这样的实施方式中，所述膜的第一富掺杂剂部分可以在没有插入实质上无掺杂剂层的沉积的情况下，通过按顺序地共形地沉积多个含掺杂剂层形成，并且所述膜的第二富掺杂剂部分也可以在没有插入实质上无掺杂剂层的沉积的情况下，通过按顺序地共形地沉积多个含掺杂剂层形成。同样，在一些这样的实施方式中，所述膜的第一实质上无掺杂剂部分可以在没有插入含掺杂剂层的沉积的情况下，通过按顺序地共形地沉积多个实质上无掺杂剂层形成，并且所述膜的第二实质上无掺杂剂部分也可以在没有插入含掺杂剂层的沉积的情况下，通过按顺序地共形地沉积多个实质上无掺杂剂层形成。在某些这样的实施方式中，可以定位所述膜的所述部分使得所述第一实质上无掺杂剂部分位于所述第一富掺杂剂部分和所述第二富掺杂剂部分之间；可以定位所述膜的所述部分使得所述第二富掺杂剂部分位于所述第一实质上无掺杂剂部分和所述第二实质上无掺杂剂部分之间；以及定位所述覆盖膜层使得所述第一富掺杂剂部分和所述第二富掺杂剂部分和所述第一实质上无掺杂剂部分和所述第二实质上无掺杂剂部分在所述衬底和所述覆盖膜之间。
[0006]本发明还公开了一种用于对在多个半导体衬底的表面上的部分制成的3-D晶体管的鳍形沟道区进行掺杂的多站式衬底处理装置。在一些实施方式中，所述装置包括:包含在一个或多个处理室内的多个处理站；一个或多个阀，其用于控制朝向所述处理站的含掺杂剂膜前体流；一个或多个阀操作的真空源，其用于从包含在所述一个或多个处理室内的所述处理站周围的容积去除含掺杂剂膜前体；以及一个或多个控制器，其具有和/或访问用于操作所述一个或多个阀和一个或多个真空源来对在所述衬底的所述表面上的鳍形沟道区进行掺杂的机器可读指令。在一些实施方式中，包括以下指令:用于在包含在处理室中的处理站处的衬底上形成含掺杂剂膜的指令；用于形成覆盖膜的指令，所述覆盖膜定位成使得所述含掺杂剂膜位于所述衬底和所述覆盖膜之间；以及用于将掺杂剂从所述含掺杂剂膜驱动到所述鳍形沟道区内的指令。在一些这样的实施方式中，该覆盖膜包括硅碳化物材料、硅氮化物材料、硅碳氮化物材料、或它们的组合。在一些实施方式中，所述膜的多个含掺杂剂层通过原子层沉积工艺根据所述指令形成，所述原子层沉积工艺包括:将含掺杂剂膜前体引入到含有所述处理站的所述处理室中，并使所述前体能被吸附到所述衬底的所述表面上使得所述前体在所述衬底上形成吸附受限层，其中所述处理站具有保持所述衬底的衬底保持架；从所吸附的所述前体周围的容积去除未被吸附的含掺杂剂膜前体；使所吸附的含掺杂剂膜前体反应以在所述衬底上形成含掺杂剂层；在使所吸附的所述前体反应后，当所述含掺杂剂层周围的所述容积存在解吸的含掺杂剂膜前体和/或反应副产物时，将所述解吸的含掺杂剂膜前体和/或反应副产物从所述含掺杂剂层周围的所述容积去除；以及重复该工艺序列，以形成所述含掺杂剂膜的多个含掺杂剂层。
【附图说明】
[0007]图1A显示了传统的平面IC晶体管的侧视示意图。
[0008]图1B显示了传统的平面IC晶体管的剖视示意图。
[0009]图1C显示了使用鳍形沟道区的现代三栅极IC晶体管的透视示意图。
[0010]图1D显示了使用鳍形沟道区的现代三-栅极IC晶体管的另一个透视示意图。
[0011]图2A示意性地示出了在试图通过常规的离子注入技术对高深宽比鳍形结构中的沟道区进行掺杂时可能出现的阴影效应。该图示出了由于沉积的栅极电极材料的存在而导致相邻的鳍形结构的阴影效应增强这样的情形。
[0012]图2B也示意性地示出了在试图通过常规的离子注入技术对高深宽比鳍形结构中的沟道区进行掺杂时可能出现的阴影效应。该图示出了由于图案掩模层的存在而导致相邻的鳍形结构的阴影效应增强这样的情形。
[0013]图2C再次示意性地示出了在试图通过常规的离子注入技术对高深宽比鳍形结构中的沟道区进行掺杂时可能出现的阴影效应。该图示出了由于图案掩模层的存在而导致相邻的鳍形结构的阴影效应增强这样的情形。
[0014]图3A示意性地示出了具有覆盖膜的含掺杂剂膜。
[0015]图3B示意性地示出了图3A的布置在鳍形沟道区上的用于对沟道区进行掺杂的含掺杂剂膜。
[0016]图4A和4B示出了夹于二氧化硅(S12)层之间的含掺杂剂的硼硅玻璃(BSG)膜的示意图，二氧化硅(S12)层用于经由图4C中所示的SMS实验验证硼掺杂剂穿过S1Ji的扩散。
[0017]图4C显示二次离子质谱仪(SMS)实验的结果，其验证了在图4A和4B中示意性示出的硼掺杂剂穿过膜的3102的扩散。
[0018]图5显示了 SMS实验的结果，相对于图4C展示的掺杂剂穿过S12的扩散，该结果验证了硼掺杂剂穿过硅碳化物(SiC)层的减少的扩散，硅碳化物(SiC)层将BSG膜夹在中间。
[0019]图6A提供了显示一种对在半导体衬底上的部分制成的3-D晶体管的鳍形沟道区进行掺杂的方法的流程示意图，该方法使用含掺杂剂膜和覆盖膜，该覆盖膜具有硅碳化物材料、硅氮化物材料、硅碳氮化物材料、或它们的组合。
[0020]图6B提供了用于沉积含掺杂剂膜的原子层沉积(ALD)工艺序列的流程图。
[0021]图7示意性示出了与图3A所示的含掺杂剂膜类似的含掺杂剂膜，但在图7中显示的膜结构中，富掺杂剂部分穿插有实质上无掺杂剂的部分。
[0022]图8示意性示出了适于执行形成膜的ALD操作的衬底处理站，所述形成膜的ALD操作如在本文所公开的方法中所使用的那些。
[0023]图9示意性示出了适于执行形成膜的ALD操作的多站衬底处理工具，所述形成膜的ALD操作如在本文所公开的方法中所使用的那些。
【具体实施方式】
[0024]在以下描述中，阐述了许多具体细节以便提供对本发明的全面理解。然而，本发明可以在没有这些具体细节中的一些或所有的情况下实施。在其它实例中，未详细描述公知的方法操作以免不必要地使所公开的实施方式难以理解。尽管将会结合特定实施方式描述本发明，但是应当理解，这些特定实施方式并不旨在限制本发明所公开的发明构思的范围。
[0025]在IC晶体管内的源极和漏极之间的半导电区域被称为沟道或晶体管沟道区。通过栅极施加到沟道区的电势影响其偏振性和导电性，从而有效地将晶体管从“导通”状态切换到“关断”状态，反之亦然。因此，沟道的导电性以及通过栅极始终如一调整沟道的导电性的能力是集成电路晶体管的设计和制造的关键方面。在传统的平面集成电路晶体管的制造中，通常采用离子注入技术来对沟道区进行掺杂，并将其导电性调整到希望的水平。然而，随着朝向具有形成在高深宽比鳍形结构中的沟道区域的3-D晶体管的发展(在某些情况下，具有小于约32纳米的宽度、或小于约22纳米的宽度、或小于约12纳米的宽度)，已经证明离子注入技术对于提供均匀和受控的掺杂是无效的。
[0026]离子注入技术的难点在图2A和图2B中示意性地示出。图2A提供了平行排列的(类似于在图1D所示出的)4个3-D晶体管的4个鳍形沟道区231、232、233、234的剖视图(类似于图1B所示出的)。两个沟道233、234具有施加到其上的栅极材料251。在图中示意性地表示的是将到达沟道231和232的基部的离子通量的可能的入射角(通过相邻的垂直结构)并且因此可以用于均匀地对每个沟道的侧面进行掺杂。图中的“角I”表明由于相邻沟道232的遮蔽效应，因而只有小范围的入射角将达到沟道231的基部。对沟道的侧面进行掺杂显然需要离子通量具有一定的水平分量(以便不只是轰击顶部)，但是该图中示出，如果水平分量太大，则沟道的侧面将有区别地被轰击-使得到达上部的离子多于到达下部的离子。因此，对于沟道231，均匀的轰击要求入射离子通量的角度被限制到介于零和角度I之间的范围。然而，在实践中，因为鳍形沟道具有高深宽比并且是密集的，所以角度I表示由于例如在产生离子、准直离子通量中的离子内碰撞等的等离子体中的电磁场波动而导致离子通量难以一致地到达的相对窄的范围。在图2A中也表示的角度2示出了由于在相邻沟道233的顶部存在栅极材料251，因此，对于沟道232，该问题扩大了。图2B示出了:如果相邻沟道233被抗蚀剂材料层255掩盖，则对于沟道232，该问题被类似地扩大了。此外，图2C示出了:如果相邻沟道233被已经存在的栅极材料层251上的抗蚀剂材料255层掩盖，则该问题被大大地恶化(将图2C中的角3与图2A和2B中的角2比较)。
[0027]相应地，寻找离子注入以外的技术来实现对3-D晶体管中的鳍形沟道区的一致、均匀和具有成本效益的掺杂。本文所公开的方法是在将含掺杂剂膜共形地沉积在垂直结构上后，使用该含掺杂剂膜对高深宽比垂直鳍形沟道结构进行掺杂。基本的构思示于图3A和3Bo图3A示出了结合了覆盖膜320的含掺杂剂膜310的基本结构。图3B示出了该含掺杂剂膜共形地沉积在垂直鳍形沟道结构131上。由于该膜与靶结构的形状基本上一致，因此，将掺杂剂从该膜扩散转移到靶结构(例如利用热退火)会导致靶结构的均匀掺杂。包括组合物的这样的共形膜、用于沉积这样的共形膜的技术、掺杂剂从膜到沟道结构的转移、以及用于实现这些操作的相关的装置的细节在本文中详细说明。还应注意到，更一般地，通过共形地沉积的膜进行的掺杂对于其它类型的高深宽比器件结构进行的掺杂也会是有用的，并且在常规的离子注入或定向的掺杂方法不是充分有效的许多场合中也可以适当地使用。例如，除了传统的基于硅的微电子器件外，其它的共形掺杂的应用还可以包括基于II1-V族半导体(例如GaAs)和I1-VI族半导体(如碲锦未)的微电子器件和光电子器件、以及光伏器件、平板显示器和电致变色技术。
[0028]然而，尽管共形掺杂在对靶结构均匀垂直掺杂的潜力方面可提供明显的优势(例如，相对于离子注入技术)，但是在实践中，与IC晶体管的制造相关