两个或多个晶元的多晶元堆叠的制作方法
【专利说明】两个或多个晶元的多晶元堆叠
[0001]相关申请的交叉引用
[0002]本申请是2012年10月23日提交的美国专利申请N0.13/658,401的继续申请，美国专利申请N0.13/658，401是2011年11月29日提交的美国专利申请N0.13/306，203的部分继续申请，美国专利申请N0.13/306，203要求2011年4月21日提交的美国临时专利申请N0.61/477, 820的权益，其公开内容通过引用并入本文。以下的共同所有的申请通过引用并入本文，包括:均在2011年4月21日申请的美国临时专利申请61/477，877、61/477/883以及 61/477，967。
【背景技术】
[0003]本发明涉及堆叠微电子组件，制造这种组件的方法，以及用于这种组件的部件。
[0004]半导体芯片通常设为单独的预封装单元。标准芯片具有带有大的前面的扁平矩形体，该前面具有连接到芯片的内部电路的触点。每个单独的芯片典型地安装在封装中，封装再安装在电路板例如印制电路板上，封装将芯片的触点连接到电路板的导体。在很多常规的设计中，芯片封装在电路板中占用的面积比芯片本身的面积大很多。
[0005]如参考具有前面的扁平芯片的本公开中所使用的“芯片的面积”应被理解为指的是所述前面的面积。在“倒装芯片”设计中，芯片的前面面对封装衬底的面，即，通过焊球或其他连接元件将芯片载体与芯片上的触点直接键合到芯片载体的触点。通过覆盖芯片的前面的端子又可以将芯片载体键合到电路板。“倒装芯片”设计提供相对紧凑的布置；每个芯片占用的电路板的面积等于或稍大于芯片的前面的面积，例如在共同转让的美国专利5，148，265,5, 148，266和5，679，977中的某些实施例中所公开的，其全部公开内容通过引用并入本文。
[0006]某些创新的安装技术提供的紧密度接近或等于常规倒装芯片键合的紧密度。可以在等于或稍大于芯片本身的面积的电路板的面积中容置单个芯片的封装通常被称为“芯片级封装”。
[0007]除了最小化被微电子组件占用的电路板的平面面积，还需要生产一种垂直于电路板平面的整体高度或尺寸较小的芯片封装。这种薄的微电子封装允许将其中安装有封装的电路板紧挨着相邻结构放置，由此减小包含电路板的产品的整体尺寸。
[0008]已经提出用于在单个封装或模块中设置多个芯片的各种提议。在常规的“多芯片模块”中，芯片并排地安装在单个封装衬底上，然后可以将该封装衬底安装至电路板。这种方法只是提供芯片所占用的电路板的总面积的有限减小。总面积仍然大于模块中各个芯片的总表面积。
[0009]还已经提出将多个芯片封装在“堆叠”布置(即多个芯片放置成一个在另一个之上的布置)中。在堆叠布置中，可以将多个芯片安装在比芯片的总面积小的电路板的面积中O例如，在上述的美国专利5，679，977,5, 148，265以及5，347，159的某些实施例中公布了一些堆叠芯片布置，其全部公开内容通过引用并入本文。也通过引用并入本文的美国专利4，941，033公开一种布置，其中芯片一个在另一个之上地堆叠，且通过与芯片相关联的所谓的“布线膜”上的导体彼此互连。
[0010]尽管多芯片封装已取得一定发展，但为了使其尺寸最小化及提高其性能，仍需要进一步的改进。本发明的特点将通过以下描述的微电子组件的构造实现。
【发明内容】
[0011 ] 根据本发明的方面，一种微电子封装可包括具有相对的第一表面及第二表面的衬底，以及具有面对衬底的第一表面的前表面的第一微电子元件和第二微电子元件。衬底可具有在第一表面处的多个衬底触点和在第二表面处的多个端子，用于将微电子封装连接至封装外部的至少一个部件。每个微电子元件具有在其前表面处的多个元件触点。每个微电子元件的元件触点可与相应的衬底触点相联接。第二微电子元件的前表面可部分地覆盖且附接至第一微电子元件的后表面。第一微电子元件的元件触点可布置在面阵中且与第一组衬底触点倒装芯片键合。第二微电子元件的元件触点可通过导电块与第二组衬底触点相联接。
[0012]在一个特定示例中，第二微电子元件的元件触点可突出于第一微电子元件的侧边缘之外。在一个实施例中，第一微电子元件和第二微电子元件中的至少一个包括存储器元件。在一个示例性实施例中，微电子封装还可包括从至少一些衬底触点延伸至端子的多个引线。该引线可用于携载地址信号以在第一微电子元件和第二微电子元件中的至少一个中对存储器元件寻址。在一个示例中，至少一些端子可用于携载各个端子与第一微电子元件和第二微电子元件中的每个之间的信号或参考电位中的至少一个。
[0013]在一个实施例中，微电子封装还可包括多个第三微电子元件，每个第三微电子元件电连接至衬底。在一个特定示例中，多个第三微电子元件可布置成堆叠结构，每个第三微电子元件具有与一个相邻的第三微电子元件的前表面或后表面相面对的前表面或后表面。在一个实施例中，多个第三微电子元件可布置成平面结构，每个第三微电子元件具有与一个相邻的第三微电子元件的外围表面相面对的外围表面。
[0014]在一个示例性实施例中，第二微电子元件可包括易失性RAM，每个第三微电子元件可包括非易失性闪存，且第一微电子元件可包括主要用于控制外部组件与第二微电子元件和第三微电子元件之间的数据传送的处理器。在一个示例中，第二微电子元件可包括易失性帧缓冲存储器元件，每个第三微电子元件可包括非易失性闪存，且第一微电子元件可包括图形处理器。
[0015]在一个特定实施例中，一种系统可包括多个上述微电子封装、电路板和处理器。微电子封装的端子与电路板的板触点电连接。每个微电子封装可用于在时钟周期内传送N个并行数据位，处理器可用于在时钟周期内传送M个并行数据位，且M大于或等于N。在一个特定示例中，一种系统可包括一个上述微电子封装，以及电连接至该微电子封装的一个或多个其他电子部件。在一个实施例中，系统还可包括壳体，上述微电子封装和其他电子部件安装至该壳体。
[0016]根据本发明的另一方面，一种模块可包括具有第一表面和第二表面的模块卡，第一微电子元件和第二微电子元件具有面对模块卡的第一表面的前表面。模块卡可具有多个平行的暴露的边缘触点，该边缘触点邻近第一表面和第二表面中的至少一个的边缘，用于当模块插入插口时，与插口相应的触点对接。模块卡可具有在第一表面上的多个卡触点。每个微电子元件可具有在其前表面处的多个元件触点。每个微电子元件的元件触点可与相应的卡触点相联接。第二微电子元件的前表面可部分地覆盖且附接至第一微电子元件的后表面。第一微电子元件的元件触点可布置在面阵中且与第一组卡触点倒装芯片键合。第二微电子元件的元件触点通过导电块与第二组卡触点相联接。
[0017]在一个示例性实施例中，第二微电子元件的元件触点可突出于第一微电子元件的侧边缘之外。在一个示例中，边缘触点可暴露在模块卡的第一表面或第二表面中的至少一个处。在一个特定实施例中，第一微电子元件和第二微电子元件中的至少一个可包括存储器元件。在一个实施例中，模块可包括从至少一些卡触点延伸至边缘触点的多个引线。该引线可用于携载地址信号以在第一微电子元件和第二微电子元件中的至少一个中对存储器元件寻址。在一个特定示例中，至少一些边缘触点可用于携载各个边缘触点与第一微电子元件和第二微电子元件中的每个之间的信号或参考电位中的至少一个。
[0018]在一个特定示例中，模块还可包括多个第三微电子元件，每个第三微电子元件电连接至模块卡。在一个示例中，多个第三微电子元件可布置成堆叠结构，每个第三微电子元件具有与一个相邻的第三微电子元件的前表面或后表面相面对的前表面或后表面。在一个特定实施例中，多个第三微电子元件可布置成平面结构，每个第三微电子元件具有与一个相邻的第三微电子元件的外围表面相面对的外围表面。
[0019]在一个实施例中，第二微电子元件可包括易失性RAM，每个第三微电子元件可包括非易失性闪存，且第一微电子元件可包括主要用于控制外部组件与第二微电子元件和第三微电子元件之间的数据传送的处理器。在一个特定示例中，第二微电子元件可包括易失性帧缓冲存储器元件，每个第三微电子元件可包括非易失性闪存，且第一微电子元件可包括图形处理器。
[0020]在一个示例性实施例中，一种系统可包括多个上述的模块、电路板和处理器。模块的暴露的触点插入至与电路板电连接的对接插口。每个模块用于在时钟周期内传送N个并行数据位，处理器用于在时钟周期内传送M个并行数据位，且M大于或等于N。在一个示例中，一种系统可包括上述的模块，以及电连接至该模块的一个或多个其他电子部件。在一个特定实施例中，系统还可包括壳体，上述模块和其他电子部件安装至该壳体。
【附图说明】
[0021]图1A是根据本发明实施例的堆叠微电子组件的示意性剖视图；
[0022]图1B是沿着图1A中的线1B-1B的图1A的堆叠组件的仰剖视图；
[0023]图1C是沿着图1B中的线1C-1C的图1B的堆叠组件的侧剖视图；
[0024]图2是根据另一个实施例的具有倒装芯片键合的微电子元件的堆叠微电子组件的示意性剖视图；
[0025]图3是根据另一个实施例的具有面朝上的微电子元件的堆叠微电子组件的示意性剖视图；
[0026]图4是根据另一个实施例的具有模块卡中单个开口以供线键合延伸穿过附接至两个微电子元件的堆叠微电子组件的示意性剖视图。
[0027]图5是根据另一个实施例的具有引线键合的堆叠微电子组件的示意性剖视图；
[0028]图6是根据另一个实施例的具有加长的焊料触点的堆叠微电子组件的示意性剖视图；
[0029]图7A是根据另一个实施例的具有带有位于其边缘附近的触点的微电子元件的堆叠微电子组件的示意性剖视图；
[0030]图7B是沿着图7A中的线7B-7B的图7A的堆叠封装的仰剖视图；
[0031]图7C是示出用于图7B中的一部分的触点的可选布置的局部视图；
[0032]图8是图1B的堆叠组件的仰剖视图的变型，其中一个微电子元件具有方向为大致垂直于另一个微电子元件的多行中心触点的多行中心触点；
[0033]图9A是根据另一个实施例的具有引线框架的堆叠微电子组件的示意性剖视图；
[0034]图9B是沿着图9A中的线9B-9B的图9A的堆叠组件的仰剖视图；
[0035]图9C是沿着图9B中的线9C-9C的图9B的堆叠组件的侧剖视图；
[0036]图1OA是根据另一个实施例的具有多个堆叠微电子元件(未示出密封剂)的堆叠微电子组件的示意性俯视图；
[0037]图1OB是沿着图1OA中的线10B-10B的图1OA的堆叠组件的侧剖视图；
[0038]图