一种高度可控的导电柱背部露头的形成方法
【技术领域】
[0001]本发明涉及一种高度可控的导电柱背部露头的形成方法，本发明属于半导体封装技术领域。
【背景技术】
[0002]随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。
[0003]前段TSV技术是把TSV做在晶圆里面的，在使用TSV进行三维集成封装时，需要对TSV衬底进行减薄使得TSV背面露头，实现TSV的背面导电引出。在前段TSV深孔刻蚀时，TSV孔的深度一般会有几个um的差异，这样在背部露头工艺中露出来的铜柱高度就会不一致，当键合工艺要求较高时，这些高度不同的铜柱做出的凸点因为不在一个平面上，对键合的工艺要求就会提高，同时即使通过高压把不同高度的凸点键合在载体上，那些高度较高的凸点会承受较大的压力，而高度较低的凸点则会承受较大的拉力，这些应力的存在会缩短键合体的寿命，最终导致凸点开裂失效。因此当TSV工艺要求较高的时候，该背部露头铜柱的端点应尽量在同一平面上面，且高度要有要求，不能太高或太低，以使键合后凸点接触处承受的拉应力和压应力最小。
[0004]而在背部凸点制作凸点时，如果铜柱高度差异较大，那么铜柱露出晶背的面积差异也会增大，那样后续直接在铜柱上做凸点的话，不同高度的铜柱上面形成的凸点的形状也会差异较大，对后续与其他带凸点晶圆或PCB板的压合对接工艺不利。
[0005]此外在背部减薄工艺中，由于晶圆厚度要从800um减薄到lOOum，因此减薄后的晶背不同区域的厚度会有差异，这样在后续对TSV进行露头工艺后，原本较高的露头可能会因为此次的晶圆厚度较薄而使其露出的高度更高，同样高度较低的露头可能会因为此处的晶圆厚度较厚而使其露出的高度更低，这样晶圆背部的露出的铜柱的高度差异会加剧，对后续与其他带凸点晶圆或PCB板的压合对接工艺的影响也大大增加。
【发明内容】
[0006]本发明的目的是克服现有技术中存在的不足，提供一种对后续与其他带凸点晶圆或PCB板的压合对接工艺非常有利的一种高度可控的导电柱背部露头的形成方法。
[0007]按照本发明提供的技术方案，所述一种高度可控的导电柱背部露头的形成方法包括以下步骤:
a、将已经安装了导电柱的晶圆的背面进行减薄，并通过刻蚀或研磨工艺使导电柱露出来，该导电柱的外面包裹着绝缘层；
b、在晶圆的背部沉积上第一绝缘薄膜；
Cl、在第一绝缘薄膜上面沉积上第二绝缘薄膜，第一绝缘薄膜与第二绝缘薄膜的总高度低于导电柱的露头高度； dl、将露出第二绝缘薄膜部分的导电柱通过研磨去除，使得导电柱与第二绝缘薄膜等尚;
el、去除第二绝缘薄膜，得到平整度和高度均一的导电柱。
[0008]按照本发明提供的技术方案，所述一种高度可控的导电柱背部露头的形成方法还包括以下步骤:
a、将已经安装了导电柱的晶圆的背面进行减薄，并通过刻蚀或研磨工艺使导电柱露出来，该导电柱的外面包裹着绝缘层；
b、在晶圆的背部沉积上第一绝缘薄膜，第一绝缘薄膜的高度低于导电柱的露头高度； c2、将露出第一绝缘薄膜部分的导电柱通过研磨去除，使得导电柱与第一绝缘薄膜等尚;
d2、去除部分的第一绝缘薄膜，得到平整度和高度均一的导电柱。
[0009]步骤a中，导电柱的材质为铜，导电柱的露出高度为lum~20um。
[0010]所述晶圆的材质为娃，晶圆的厚度为100~500um。
[0011]所述绝缘层的材质为水溶性聚丙烯酸酯、氧化硅、氮化硅或者氮氧化硅，且绝缘层的厚度为50nm~100nm。
[0012]步骤b中，所述第一绝缘薄膜通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第一绝缘薄膜的厚度为50nm~10um，且第一绝缘薄膜的材质为氧化硅、氮化硅或者聚丙烯酸酯。
[0013]步骤Cl中，所述第二绝缘薄膜通过旋涂法、喷涂法、溅射法或者气相沉积法形成，第二绝缘薄膜的厚度为50nm~10um，且第二绝缘薄膜的材质为氧化硅、氮化硅或者聚丙烯酸酯。
[0014]步骤dl中，研磨方式为CMP研磨或者机械刮平。
[0015]步骤el中，第二绝缘薄膜的去除方式为液相刻蚀或者气相刻蚀。
[0016]步骤d2中，第一绝缘薄膜的去除方式为液相刻蚀或者气相刻蚀。
[0017]本发明中，晶背的导电柱露头高度可以控制并且高度均匀，导电柱顶端平整度高，在这样的导电柱上做出的凸点基本处于同一平面上面，非常有利于后续与其他带凸点晶圆或PCB板的压合对接工艺。
【附图说明】
[0018]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是实施例1、实施例2中原始晶圆的结构示意图。
[0020]图2是实施例1、实施例2中步骤a得到的封装体的结构示意图。
[0021]图3是实施例1、实施例2中步骤b得到的封装体的结构示意图。
[0022]图4是实施例1、实施例2中步骤Cl得到的封装体的结构示意图。
[0023]图5是实施例1、实施例2中步骤dl得到的封装体的结构示意图。
[0024]图6是实施例1、实施例2中步骤el得到的封装体的结构示意图。
[0025]图1是实施例3、实施例4中原始晶圆的结构示意图。
[0026]图8是实施例3、实施例4中步骤a得到的封装体的结构示意图。
[0027]图9是实施例3、实施例4中步骤b得到的封装体的结构示意图。
[0028]图10是实施例3、实施例4中步骤c2得到的封装体的结构示意图。
[0029]图11是实施例3、实施例4中步骤d2得到的封装体的结构示意图。
【具体实施方式】
[0030]下面结合具体实施例对本发明作进一步说明。
[0031]以下将结合附图所示的【具体实施方式】对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0032]此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
[0033]本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各【具体实施方式】中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
[0034]实施例1
本发明一种高度可控的导电柱背部露头的形成方法包括以下步骤:
a、将已经安装了导电柱I的晶圆2的背面进行减薄，并通过刻蚀或研磨工艺使铜质的导电柱I露出来，晶圆2是厚度为10um的硅片，导电柱I的露出高度为lum，该导电柱I的外面包裹着厚度为50nm的、材质为水溶性聚丙烯酸酯的绝缘层3，如图2所示；
b、在晶圆2的背部沉积上材质为氧化硅的第一绝缘薄膜4，第一绝缘薄膜4薄膜涂布后具有平整的表面，第一绝缘薄膜4为通过常规的旋涂法形成的厚度为50nm的无机薄膜，如图3所示；
Cl、在第一绝缘薄膜4上面沉积上材质为氮化硅的第二绝缘薄膜5，第一绝缘薄膜4与第二绝缘薄膜5的总高度低于导电柱I的露头高度，第二绝缘薄膜5为通过常规的旋涂法形成的厚度为50nm的无机薄膜，如图4所示；
dl、将露出第二绝缘薄膜5部分的导电柱I通过CMP研磨去除，使得导电柱I与第二绝缘薄膜5等高，如图5所示；
el、通过常规的液相刻蚀去除第二绝缘薄膜5，得到平整度和高度均一的导电柱1，如图6所示。
[0035]实施例2
本发明一种高度可控的导电柱背部露头的形成方法包括以下步骤:
a、将已经安装了导电柱I的晶圆2的背面进行减薄，并通过刻蚀或研磨工艺使铜质的导电柱I露出来，晶圆2是厚度为500um的硅片，导电柱I的露出高度为7um，该导电柱I的外面包裹着厚度为70nm的、材质为氧化硅的绝缘层3，如图2所示；
b、在晶圆2的背部沉积上材质为氮化硅的第一绝缘薄膜4，第一绝缘薄膜4薄膜涂布后具有平整的表面，第一绝缘薄膜4为通过常规的喷涂法形成的厚度为1um的无机薄膜，如图3所示； Cl、在第一绝缘薄膜4上面沉积上材质为聚丙烯酸酯的第二绝缘薄膜5，第一绝缘薄膜4与第二绝缘薄膜5的总高度低于导电柱I的露头高度，第二绝缘薄膜5为通过常规的喷涂法形成的厚度为1um的无机薄膜，如图4所示；