闪存存储单元的形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种闪存存储单元的形成方法。
【背景技术】
[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型:模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存(flash memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息，因此被广泛应用于各种急需要存储的数据不会因电源中断而消失，有需要重复读写数据的存储器。而且，闪存具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。因此，如何提升闪存的性能、并降低成本成为一个重要课题。
[0003]其次，发展高密度闪存技术，有利于各类随身电子设备的性能提高，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存单元的成本是技术发展的方向之一。
[0004]图1是现有的一种闪存存储器件的剖面结构示意图，包括:衬底100，所述衬底100表面具有若干相邻的存储单元101，所述存储单元101包括:位于衬底100表面的隧穿氧化层110、位于隧穿氧化层110表面的浮栅层111、位于浮栅层111表面的绝缘层112、以及位于绝缘层112表面的控制栅层113 ;所述存储单元101的侧壁表面具有侧墙103 ;所述存储单元101和侧墙103两侧的衬底100内具有源区102a和漏区102b。
[0005]然而，随着闪存存储器件的尺寸缩小，所述闪存存储器的性能变差。
【发明内容】
[0006]本发明解决的问题是提供一种闪存存储单元的形成方法，使所形成的闪存存储器件的尺寸缩小、性能提高。
[0007]为解决上述问题，本发明提供一种闪存存储单元的形成方法，包括:提供衬底，所述衬底表面具有第一介质膜；采用第一成核工艺在所述第一介质膜表面形成若干分立的第一纳米浮栅，所述若干第一纳米浮栅具有第一分布密度；采用第二成核工艺在若干第一纳米浮栅之间的第一介质膜表面形成若干分立的第二纳米浮栅，所述第一纳米浮栅和第二纳米浮栅具有第二分布密度，所述第二分布密度大于第一分布密度，且所述第一纳米浮栅和第二纳米浮栅之间相互分立；在所述第一介质膜、第一纳米浮栅和第二纳米浮栅表面形成第二介质膜；在所述第二介质膜表面形成控制栅膜；去除部分所述控制栅膜、第二介质膜、第一纳米浮栅、第二纳米浮栅和第一介质膜，在衬底表面形成第一介质层、位于第一介质层表面的第二介质层、以及位于第二介质层表面的控制栅层，所述第一介质层和第二介质层之间具有若干第一纳米浮栅和若干第二纳米浮栅；在所述第一介质层、第二介质层和控制栅层两侧的衬底内形成源区和漏区。
[0008]可选的，所述第一成核工艺包括:进行预沉积工艺，使反应气体吸附在第一介质层表面，形成以非晶膜，所述非晶膜具有吸附性；在所述预沉积工艺之后，提高温度，进行第一结晶工艺，使所述非晶膜发生结晶成核，形成若干第一浮栅结晶；在第一结晶工艺之后，进行第一退火工艺，使第一浮栅结晶长大，形成第一纳米浮栅。
[0009]可选的，所述预沉积工艺的参数包括:气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm?100sccm,所述载气的流量为10sccm?2000sccm，气压为200mTorr?100mTorr,时间为10秒?300秒，温度为460摄氏度?530摄氏度。
[0010]可选的，所述第一结晶工艺的参数包括:气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为5sccm?200sccm,所述载气的流量为10sccm?2000sccm,气压为200mTorr?100mTorr,时间为Imin?30min,温度为530摄氏度?630摄氏度。
[0011]可选的，所述第一纳米浮栅的材料为硅，所述反应气体包括含硅气体，所述含硅气体包括娃烧。
[0012]可选的，所述第一退火工艺的参数包括:气体包括氮气或惰性气体，所述氮气或惰性气体的流量为10sccm?2000sccm,气压为200mTorr?100mTorr,温度为530摄氏度?630摄氏度。
[0013]可选的，所述第二成核工艺包括:进行至少一次第二结晶工艺，在第一介质膜表面形成若干第二浮栅结晶；在每次第二结晶工艺之后，进行一次第二退火工艺，使第二浮栅结晶长大，形成第二纳米浮栅。
[0014]可选的，所述第二结晶工艺的次数为I次?4次，所述第二退火工艺的次数为I次?4次。
[0015]可选的，所述第二结晶工艺的参数包括:气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm?100sccm,所述载气的流量为10sccm?2000sccm，气压为200mTorr?100mTorr,时间为10秒?300秒，温度为460摄氏度?530摄氏度。
[0016]可选的，所述第二纳米浮栅的材料为硅，所述反应气体包括含硅气体，所述含硅气体包括硅烷或二氯硅烷。
[0017]可选的，所述第二退火工艺的参数包括:气体包括氮气或惰性气体，所述10sccm?2000sccm,气压为200mTorr?100mTorr,温度为530摄氏度?630摄氏度。
[0018]可选的，所述第一纳米浮栅的尺寸为5纳米?20纳米，所述第二纳米浮栅的尺寸为5纳米?20纳米。
[0019]可选的，所述第二分布密度为第一分布密度的1.5倍?1.6倍。
[0020]可选的，所述第一介质膜的材料为氧化硅、氮化硅或氮氧化硅；所述第二介质膜的材料为氧化硅、氮化硅、氮氧化硅、高K介质材料中的一种或多种组合；所述控制栅膜的材料为多晶娃。
[0021]可选的，形成所述第一介质层、第二介质层和控制栅层的工艺包括:在所述控制栅膜表面形成掩膜层，所述掩膜层覆盖部分控制栅膜表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述控制栅膜、第二介质膜、第一介质膜、第一纳米浮栅和第二纳米浮栅，直至暴露出衬底表面为止。
[0022]可选的，还包括:在形成所述源区和漏区之前，在所述第一介质层、第二介质层和控制栅层的侧壁表面形成侧墙，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
[0023]可选的，在形成所述侧墙之后，采用离子注入工艺在控制栅层和侧墙两侧的衬底内掺杂P型离子或N型离子，形成源区和漏区。
[0024]与现有技术相比，本发明的技术方案具有以下优点:
[0025]本发明的形成方法中，在采用第一成核工艺形成具有第一分布密度的若干第一纳米浮栅之后，以第二成核工艺在第一纳米浮栅之间的第一介质膜表面形成若干第二纳米浮栅。当所述第一纳米浮栅和第二纳米浮栅共同作为浮栅时，由于所述第一纳米浮栅和第二纳米浮栅的第二分布密度大于第一分布密度，因此所述浮栅单位面积能够存储的电荷量增力口，使所述浮栅处于编程状态和擦除状态时的阈值电压差距增大，所形成的闪存存储单元的编程和擦除操作容易控制。而且，所形成的若干第一纳米浮栅之间、若干第二纳米浮栅之间、以及第一纳米浮栅和第二纳米浮栅之间均相互分立，使得所述第一纳米浮栅和第二纳米浮栅内存储的电荷稳定，所存储的电荷不易发生逃逸。因此，所形成的闪存存储单元的数据存储能力稳定。
[0026]进一步，所述第一成核工艺包括预沉积工艺、第一结晶工艺和第一退火工艺，通过调节预沉积工艺、第一结晶工艺和第一退火工艺过程中的气体流量、气压、温度和时间等工艺参数，能够控制所形成的第一纳米浮栅之间不发生粘连。而且，由于第一成核工艺之后会进行第二成核工艺，因此所述第一成核工艺的时间无需过长，有利于保持所形成的第一纳米浮栅相互分立。
[0027]进一步，所述第二成核工艺包括至少一次第二结晶工艺，在每次第二结晶工艺之后进行一次第二退火工艺，由于所述第二结晶工艺和第二退火工艺能够为一次或多次，因此每次第二结晶工艺和第二退火工艺的时间无需过长，因此能够精确控制所形成的第二纳米浮栅的尺寸，避免第二纳米浮栅之间、以及第二纳米浮栅和第一纳米浮栅之间发生粘连，所形成的第二纳米浮栅和第一纳米浮栅之间相互分立。
[0028]进一步，通过第二结晶工艺和第二退火工艺过程中的气体流量、气压、温度和时间等工艺参数，能够控制所形成的第二纳米浮栅之间、以及第二纳