具有翅片式有源图案和栅极节点的半导体装置的制造方法
【专利说明】具有翅片式有源图案和栅极节点的半导体装置
[0001]本申请要求于2014年4月10日在韩国知识产权局提交的第10-2014-0043030号韩国专利申请的优先权，并且还要求于2015年2月10日在韩国知识产权局提交的第10-2015-0020250号韩国专利申请的优先权，上述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
[0002]本公开涉及一种半导体装置，更具体地，涉及一种包括反熔丝元件的半导体装置。
【背景技术】
[0003]通常，可编程存储器用在例如用作移动电话部件或汽车部件的微控制器单元(MCU)、功率集成电路(1C)、显示驱动器1C、互补金属氧化物半导体(CMOS)图像传感器等中。对于这样的可编程存储器，一次性可编程(OTP)存储器被广泛地使用，其中，OTP存储器占用面积小、不需要额外的加工，并且当向薄栅氧化层(thin gate oxide layer)施加高电压时利用击穿机制通过电短路来编程。
[0004]在存储器电路中通常通过断开连接(利用熔丝)或创建连接(利用反熔丝)来对诸如OTP存储装置的可编程存储装置进行编程。例如，可编程只读存储器(PROM)在存储位置处或位处包括熔丝和/或反熔丝，并且通过触发熔丝和反熔丝中的一个来对PROM进行编程。一旦完成编程，它常常是不可逆的。通常，考虑特定的最终用途或应用，在存储装置被制造之后执行编程。
[0005]熔丝连接通过在一定量的高电流情况下断路或断开的电阻式熔丝元件来实现。反熔丝连接通过在两个导电层或端子之间由非导电材料(例如二氧化硅)形成的薄阻挡层来实现。当将足够高的电压施加到所述端子时，二氧化硅或这种非导电材料在两端子之间变为短路或低电阻导电通路。
【发明内容】
[0006]本发明的各方面提供一种能够增加反熔丝元件的特性中的一个特性的导通电流与截止电流的比例的半导体装置。
[0007]然而，本发明的各方面不限于在此阐述的这些方面。通过参照下面给出的详细的描述，本发明的上述或其它方面对于本发明所涉及的领域的普通技术人员来说将变得更加清楚。
[0008]根据一个实施例，半导体装置包括:基底；第一翅片式有源图案，在基底上沿第一方向延伸，并包括沿第一方向顺序地布置的第一纵向区域至第四纵向区域；第二翅片式有源图案在基底上沿第一方向延伸，并包括沿第一方向顺序地布置的第一纵向区域和第二纵向区域。第一翅片式有源图案的第一纵向区域与第二翅片式有源图案的第一纵向区域对应，以面对第二翅片式有源图案的第一纵向区域，第一翅片式有源图案的第二纵向区域与第二翅片式有源图案的第二纵向区域对应，以面对第二翅片式有源图案的第二纵向区域。所述半导体装置还包括:第一栅电极，沿与第一方向不同的第二方向延伸并形成在第一翅片式有源图案的第二纵向区域和第二翅片式有源图案的纵向区域上；第二栅电极，沿第二方向延伸，形成在第一翅片式有源图案的第四纵向区域上，且不形成在第二翅片式有源图案上；以及接触件，电连接到第一翅片式有源图案的第一纵向区域和第二翅片式有源图案的第一纵向区域。
[0009]根据一个实施例，第二栅电极是用于反熔丝装置的断裂晶体管的栅极端子。反熔丝装置可以包括多个存取晶体管和至少所述断裂晶体管，并且包括的存取晶体管的数量可以比包括的断裂晶体管的数量大。
[0010]根据一个实施例，第一栅电极形成用于存取晶体管的栅极并电连接到字线，第二栅电极形成用于断裂晶体管的栅极并电连接到高电压线。
[0011]根据一个实施例，第一翅片式有源图案的第三纵向区域是位于第一翅片式有源图案的第二纵向区域和第一翅片式有源图案的第四纵向区域之间的区域，第二翅片式有源图案包括与第一翅片式有源图案的第三纵向区域对应的第三纵向区域，其中，第二翅片式有源图案的第三纵向区域在纵向方向上比第一翅片式有源图案的第三纵向区域短。
[0012]根据本发明的另一方面，提供一种半导体装置，所述半导体装置包括:第一翅片式有源图案，通过场绝缘层限定，沿第一方向延伸，并且包括沿第一方向顺序地布置的第一区域至第四区域；第二翅片式有源图案，通过场绝缘层限定，沿第一方向延伸，并且包括第一区域和第二区域；第一栅电极，沿与第一方向不同的第二方向延伸，并且形成在第一翅片式有源图案的第二区域和第二翅片式有源图案的第二区域之间；第二栅电极，沿第二方向延伸，形成在第一翅片式有源图案的第四区域上，且不形成在第二翅片式有源图案上；接触件，电连接到第一翅片式有源图案的第一区域和第二翅片式有源图案的第一区域。
[0013]第二翅片式有源图案还可以包括第三区域，第二翅片式有源图案的第二区域设置在第二翅片式有源图案的第一区域和第二翅片式有源图案的第三区域之间。
[0014]所述半导体装置还可以包括:第一外延层，形成在第一翅片式有源图案的第三区域上；第二外延层，形成在第二翅片式有源图案的第三区域上。
[0015]第一外延层和第二外延层可以彼此连接。
[0016]第一翅片式有源图案还可以包括第五区域，第一翅片式有源图案的第四区域设置在第一翅片式有源图案的第三区域和第一翅片式有源图案的第五区域之间。
[0017]所述半导体装置还可以包括沿第二方向延伸并且形成在第一翅片式有源图案的第五区域上的虚设栅电极，虚设栅电极覆盖第一翅片式有源图案的一个端部。
[0018]所述场绝缘层可以包括第一区域和比第一区域高的第二区域，第一翅片式有源图案的一个端部位于第一翅片式有源图案的第四区域中，场绝缘层的第二区域与第一翅片式有源图案的所述端部接触。
[0019]所述场绝缘层可以包括第一区域和比第一区域高的第二区域，其中，第二翅片式有源图案的一个端部位于第二翅片式有源图案的第二区域中，场绝缘层的第二区域与第二翅片式有源图案的所述端部接触。
[0020]所述半导体装置还可以包括通过场绝缘层限定、沿第一方向延伸并且包括第一区域和第二区域的第三翅片式有源图案，第一栅电极形成在第三翅片式有源图案的第二区域上，第二栅电极未形成在第三翅片式有源图案上，接触件电连接到第三翅片式有源图案的第一区域。
[0021]第三翅片式有源图案还可以包括第三区域，第三翅片式有源图案的第二区域设置在第三翅片式有源图案的第一区域和第三翅片式有源图案的第三区域之间。
[0022]所述场绝缘层可以包括第一区域和比第一区域高的第二区域，第三翅片式有源图案的一个端部位于第三翅片式有源图案的第二区域中，场绝缘层的第二区域与第三翅片式有源图案的所述端部接触。
[0023]所述半导体装置还可以包括通过场绝缘层限定、沿第一方向延伸并且包括第一区域至第四区域的第三翅片式有源图案，第三翅片式有源图案的第一区域至第四区域沿第一方向顺序地布置，第一栅电极形成在第三翅片式有源图案的第二区域上，第二栅电极形成在第三翅片式有源图案的第四区域上，接触件电连接到第三翅片式有源图案的第一区域。
[0024]第三翅片式有源图案还可以包括第五区域，第三翅片式有源图案的第四区域设置在第三翅片式有源图案的第三区域和第三翅片式有源图案的第五区域之间。
[0025]场绝缘层可以包括第一区域和比第一区域高的第二区域，第三翅片式有源图案的一个端部位于第三翅片式有源图案的第四区域中，场绝缘层的第二区域接触第三翅片式有源图案的所述端部。
[0026]在一个实施例中，第一翅片式有源图案的第一区域和第一翅片式有源图案的第三区域中的每个包括η型杂质区。
[0027]在一个实施例中，第一翅片式有源图案的第一区域至第四区域彼此直接连接。
[0028]第二翅片式有源图案的第一区域和第二区域可以彼此直接连接。
[0029]接触件和第二栅电极之间的距离可以比接触件和第一栅电极之间的距离大。
[0030]根据本发明的另一方面，提供一种半导体装置，所述半导体装置包括:第一翅片式有源图案和第二翅片式有源图案，通过场绝缘层限定，并沿第一方向延伸；接触件，电连接到第一翅片式有源图案和第二翅片式有源图案；第一栅电极，沿与第一方向不同的第二方向延伸并且形成在第一翅片式有源图案和第二翅片式有源图案上；第二栅电极，沿第二方向延伸并且形成在第一翅片式有源图案上，其中，第二栅电极未形成在第二翅片式有源图案上，第一栅电极设置在接触件和第二栅电极之间。
[0031]所述半导体装置还可以包括通过场绝缘层限定并沿第一方向延伸的第三翅片式有源图案，第一栅电极形成在第三翅片式有源图案上，接触件电连接到第三翅片式有源图案。
[0032]在一个实施例中，第二栅电极未形成在第三翅片式有源图案上。
[0033]根据本发明的又一实施例，提供一种半导体装置，所述半导体装置包括:第一翅片式有源图案和第二翅片式有源图案，通过场绝缘层限定，沿第一方向延伸，沿与第一方向不同的第二方向布置；接触件，电连接到第一翅片式有源图案和第二翅片式有源图案；第一栅电极和第二栅电极，沿第二方向延伸，形成在第一翅片式有源图案和第二翅片式有源图案上，并且设置在接触件的两侧上；第三栅电极，沿第二方向设置，形成在第一翅片式有源图案上，并且未形成在第二翅片式有源图案上；第四栅电极，沿第二方向延伸，形成在第一翅片式有源图案上，并且未形成在第二翅片式有源图案上，其中，第一栅电极设置在接触件和第三栅电极之间，第二栅电极设置在接触件和第四栅电极之间。
[0034]所述半导体装置还可以包括通过场绝缘层限定并且沿第一方向延伸的第三翅片式有源图案，第一栅电极和第二栅电极形成在第三翅片式有源图案上，第三栅电极和第四栅电极未形成在第三翅片式有源图案上，接触件电连接到第三翅片式有源图案。
[0035]所述半导体装置还可以包括通过场绝缘层限定并沿第一方向延伸的第三翅片式有源图案，第一栅电极至第四栅电极形成在第三翅片式有源图案上，接触件电连接到第三翅片式有源图案。
[0036]根据本发明的又一方面，提供一种半导体装置，所述半导体装置包括:第一翅片式有源图案和第二翅片式有源图案，通过场绝缘层限定，沿第一方向延伸，并且沿与第一方向不同的第二方向布置；接触件，电连接到第一翅片式有源图案和第二翅片式有源图案；第一栅电极和第二栅电极，沿第二方向延伸，形成在第一翅片式有源图案和第二翅片式有源图案上，并且设置在接触件的两侧上；第三栅电极，沿第二方向延伸，形成在第一翅片式有源图案上，并且未形成在第二翅片式有源图案上；第四栅电极，沿第二方向延伸，形成在第二翅片式有源图案上，并且未形成在第一翅片式有源图案上，第一栅电极设置在接触件和第三栅电极之间，第二栅电极设置在接触件和第四栅电极之间。
[0037]所述半导体装置还可以包括通过场绝缘层限定并且沿第一方向延伸的第三翅片式有源图案，第一栅电极和第二栅电极形成在第三翅片式有源图案上，第三栅电极和第四栅电极未形成在第三翅片式有源图案上，接触件电连接到第三翅片式有源图案。
[0038]所述半导体装置还可以包括通过场绝缘层限定并且沿第一方向延伸的第三翅片式有源图案，第一栅电极至第四栅电极形成在第三翅片式有源图案上，接触件电连接到第三翅片式有源图案。
[0039]根据本发明的又一方面，提供一种半导体装置，所述半导体装置包括:多个翅片式有源图案，通过场绝缘层限定，沿第一方向延伸，并且沿与第一方向不同的第二方向布置；接触件，电连接到所述多个翅片式有源图案；第一栅电极，沿第二方向延伸并形成在所述多个翅片式有源图案中的至少两个翅片式有源图案上；第二栅电极，沿第二方向延伸并形成在所述多个翅片式有源图案中的至少一个上，其中，第一栅电极设置在接触件和第二栅电极之间，与第一栅电极交叉的翅片式有源图案的数量比与第二栅电极交叉的翅片式有源图案的数量多。
[0040]在一个实施例中，第一栅电极与所述多个翅片式有源图案中的所有翅片式有源图案交叉。
[0041]根据本发明的又一方面，提供了一种半导体装置，所述半导体装置包括:第一有源区域，形成在基底上，沿第一方向延伸，并且包括沿第一方向顺序地布置的第一区域至第四区域；第二有源区域，形成在基底上，沿第一方向延伸，并且包括第一区域和第二区域；第一栅电极，沿与第一方向不同的第二方向延伸，并且形成在第一有源区域的第二区域和第二有源区域的第二区域上；第二栅电极，沿第二方向延伸，形成在第一有源区域的第四区域上，并且未形成在第二有源区域上；接触件，电连接到第一有源区域的第一区域和第二有源区域的第一区域。
[0042]所述半导体装置还可以包括形成在基底上、沿第一方向延伸并且包括第一区域和第二区域的第三有源区域，第一栅电极形成在第三有源区域的第二区域上，接触件电连接到第三有源区域的第一区域。
【附图说明】
[0043]通过参照附图详细描述本发明的示例性实施例，本发明的上述和其它方面与特征将变得更加明显，在附图中:
[0044]图1是根据本发明的实施例的包括半导体装置的存储装置的概念图；
[0045]图2是一个反熔丝存储单元的电路图；
[0046]图3是根据本发明的第一实施例的半导体装置的布局视图；
[0047]图4是根据本发明的第一实施例的半导体装置的透视图；
[0048]图5是沿图3的线A-A截取的剖视图；
[0049]图6是沿图3的线B-B截取的剖视图；
[0050]图7是沿图3的线C-C截取的剖视图；
[0051]图8是根据本发明的第一实施例的半导体装置的修改示例的视图；
[0052]图9和图10是根据本发明的第二实施例的半导体装置的视图；
[0053]图11和12是根据本发明的第三实施例的半导体装置的视图；
[0054]图13是根据本发明的第四实施例的半导体装置的视图；
[0055]图14是根据本发明的第五实施例的半导体装置的布局视图；
[0056]图15是根据本发明的第六实施例的半导体装置的布局视图；
[0057]图16是根据本发明的第七实施例的半导体装置的布局视图；
[0058]图17是根据本发明的第八实施例的半导体装置的布局视图；
[0059]图18是根据本发明的第九实施例的半导体装置的布局视图；
[0060]图19是根据本发明的第十实施例的半导体装置的布局视图；
[0061]图20是根据本发明的第十一实施例的半导体装置的布局视图；
[0062]图21是根据本发明的第十二实施例的半导体装置的布局视图；
[0063]图22是根据本发明的第十三实施例的半导体装置的布局视图；
[0064]图23是根据本发明的第十四实施例的半导体装置的布局视图；
[0065]图24是根据本发明的第十五实施例的半导体装置的布局视图；
[0066]图25是根据本发明的第十六实施例的半导体装置的布局视图；
[0067]图26是根据本发明的第十七实施例的半导体装置的布局视图；
[0068]图27是根据本发明的第十八实施例的半导体装置的布局视图；
[0069]图28是根据本发明的第十九实施例的半导体装置的布局视图；
[0070]图29是根据本发明的第二十实施例的半导体装置的布局视图；
[0071]图30是根据本发明的第二十一实施例的半导体装置的布局视图；
[0072]图31是根据本发明的第二十二实施例的半导体装置的布局视图；
[0073]图32是根据本发明的第二十三实施例的半导体装置的布局视图；
[0074]图33是根据本发明的第二十四实施例的半导体装置的布局视图；
[0075]图34是根据本发明的第二十五实施例的半导体装置的布局视图；
[0076]图35是根据本发明的第二十六实施例的半导体装置的布局视图；
[0077]图36是根据本发明的第二十七实施例的半导体装置的布局视图；
[0078]图37是根据本发明的第二十八实施例的半导体装置的布局视图；
[0079]图38是根据本发明的第二十九实施例的半导体装置的布局视图；
[0080]图39是根据本发明的第三十实施例的半导体装置的布局视图；
[0081]图40是根据本发明的第三十一实施例的半导体装置的布局视图；
[0082]图41是根据本发明的第三十二实施例的半导体装置的布局视图；
[0083]图42是根据本发明的第三十三实施例的半导体装置的布局视图；
[0084]图43是根据本发明的第三十四实施例的半导体装置的布局视图；
[0085]图44是根据本发明的第三十五实施例的半导体装置的布局视图；
[0086]图45是根据本发明的第三十六实施例的半导体装置的布局视图；
[0087]图46中的(a)和图46中的(b)是示出根据本发明的实施例的包括半导体装置的存储单元的效果的图；
[0088]图47示出包括图1的存储装置的数据处理系统的实施例；
[0089]图48示出包括图1的存储装置的数据处理系统的另一实施例；
[0090]图49示出包括图1的存储装置的数据处理系统的另一实施例；
[0091]图50示出包括图1的存储装置的数据处理系统的另一实施例；
[0092]图51示出包括图1的多个存储装置的模块的实施例；以及
[0093]图52是包括图1的存储装置的多芯片封装件的实施例的示意性概念图。
[0094]除非在本公开的上下文的基础上另外明确指出，否则可以组合这里公开的各个实施例的不同方面以形成根据其它实施例的半导体装置。因此，上面描述的各个实施例不一定是彼此互相排斥的。
【具体实施方式】
[0095]现在，在下文中将参照附图更充分地描述本公开，在附图中示出了发明的各个实施例。然而，本发明可以以不同的形式来实施，并且不应被解释为限制于这里阐述的实施例。在整个说明书中，相同或相似的附图标记指示相同或相似的组件。在附图中，为了清晰起见，夸大了层和区域的厚度。
[0096]将理解的是，当元件或层被称为“连接到”或“结合到”另一元件或层时，该元件或层可以直接连接到或结合到所述另一元件或层，或者可以存在中间元件或层。相反，当元件被称作“直接连接到”或“直接结合到”另一元件或层，或者“接触”另一元件或层时，则不存在中间元件或层。还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在中间层。相反，当元件被称为“直接在”另一元件“上”时，则不存在中间元件。
[0097]同样的标号始终指示同样的元件。如这里使用的，术语“和/或”包括一个或更多个相关的所列项的任意组合和所有组合。
[0098]将理解的是，尽管在这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。除非上下文另外指出，否则这些术语仅用于将一个元件与另一元件区分开，例如，用作命名约定。因此，例如，在不脱离本发明的教导的情况下，可以将下面讨论的第一元件、第一组件或第一部分命名为第二元件、第二组件或第二部分。
[0099]除非在这里另外指出或者与上下文明显矛盾，否则在描述本发明的上下文中(尤其是在权利要求书的上下文中)，术语“一个”、“一种”和“该/所述”与相似的指示物的使用将被解释为既包括单数又包括复数。除非另外表明，否则术语“包括”、“具有”、“包含”将被解释为开放式术语(即，意思为“包括，但不限于”)。
[0100]将参照作为理想化的示意图的平面图和/或剖视图来描述这里描述的实施例。因此，可以根据制造技术和/或公差来修改示例性视图。因此，公开的实施例不限于视图中示出的实施例，而是包括基于制造工艺形成的结构上的修改。因此，在附图中举例说明的区域可以具有示意性的性质，在附图中示出的区域的形状可以举例说明元件的区域的具体形状，本发明的多个方面不限于所述具体形状。
[0101]为了易于描述，在这里可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空间相对术语，来描述如附图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还意在包含装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后位于所述其它元件或特征“上方”。因此，术语“在……下方”可包含在……上方和在……下方两种方位。该装置可被另外定位(旋转90度或在其它方位)并相应地解释这里使用的空间相对描述符。
[0102]如这里使用的诸如“相同”、“平面”或“共面”的术语在表示方向、布局、位置、形状、尺寸、数量或其它测量量时不一定是指精确的同一方向、布局、位置、形状、尺寸、数量或其它测量量，而是意图包括例如因制造工艺而可能发生的在可接受的变化范围内的几乎同一方向、布局、位置、形状、尺寸、数量或其它测量量。在这里可以使用术语“大体上(基本)”来表达该含义。
[0103]除非另外定义，否则这里使用的所有技术术语和科学术语具有与本发明所属领域的普通技术人员所通常理解的含义相同的含义。注意的是，除非另外说明，否则这里提供的任何和所有示例或示例性术语的使用仅意图更好地示出本发明，而不是限制本发明的范围。另外，除非另外定义，否则不可以过度解释在通用字典中定义的所有术语。
[0104]图1是根据本发明的某些实施例的包括半导体装置的存储装置的概念图。图2是一个反熔丝存储单元的电路图。
[0105]参照图1，存储装置包括存储单元阵列50、行解码器