具有由虚栅极分隔的连续有源区的金属氧化物半导体(mos)隔离方案及相关方法
【专利说明】具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案及相关方法
[0001]优先权要求
[0002]本申请要求于2013年3月13日提交的题为“METAL OXIDE SEMICONDUCTOR(MOS)ISOLAT1N SCHEMES WITH CONTINUOUS ACTIVE AREAS SEPARATED BY DUMMY GATES ANDRELATED METHODS (具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案及相关方法)”的美国专利申请S/N.13/799，955的优先权，其通过援引整体纳入于此。
[0003]置量
[0004]1.公开领域
[0005]本公开的技术涉及金属氧化物半导体(MOS)。
[0006]I1.背景
[0007]移动通信设备在当前社会已变得普及。这些移动设备的盛行部分地是通过目前在此类设备上实现的许多功能来推动的。对此类功能的需求提高了处理能力要求并产生了对更大功率的电池的需要。在移动通信设备的外壳的有限空间内，电池与处理电路系统竞争。这些以及其他因素造成了该电路系统内的组件及功耗的持续小型化。组件的小型化影响到处理电路系统的所有方面，包括包含金属氧化物半导体(MOS)的处理电路系统中晶体管和的其他无功元件。
[0008]历史上，MOS器件已经从不断增进的小型化努力中获益，例如，从0.25微米(μπι)按比例缩小历经0.13μηι推进到二十八(28)纳米(nm)级，现在正努力研究二十(20)nm级。这种半导体小型化不仅减小了 MOS器件在集成电路(IC)中所占据的版图(footprint)面积，还降低了操作这种IC所需要的功率并且同时提高了操作速度。随着MOS器件缩低到纳米级，例如九十(90)nm级，MOS器件在IC中所占据的版图面积如预期那样减小。然而，由于电流机制(即，电子或空穴)的迀移率不会也线性地增长一一这是因为迀移率是电流机制的有效质量的函数而有效质量不会随小型化而改变，因此MOS器件不能以明显更快的速度操作。
[0009]另外，现有的MOS器件依赖各有源元件之间的浅沟槽隔离(STI)来在各器件间提供期望的隔离。然而，随着小型化达到纳米级，STI占用了 IC中的宝贵空间。
[0010]已经实现了各种技术来尝试提高MOS器件在纳米级的操作速度。一个示例包括在MOS沟道元件上引入应力以提高电流机制的迀移率。应力引入元件依赖于应力源的物理尺寸来提供应力。也即，要引入大的应力以提高迀移率，要使用在物理上较大的应力源，这与小型化目标相悖。另外，STI影响应力源的形成，从而减小了可用于提供期望应力的应力源的物理尺寸。
[0011]用于避免与应力引入元件的减小相关联的性能降低的至少一个提议方案是去除连续有源区的STI隔断。替代STI隔断，将虚栅极插入各组件之间。然而，由这种虚栅极提供的隔离比由STI提供的隔离差，和/或它需要更高的栅极偏置，这进而带来它自身的问题(诸如需要电源轨)，从而增加了成本并且增加了器件的版图。因此，需要一种有效的隔离技术使得毗邻MOS器件可以操作而没有降级。
[0012]公开概沐
[0013]在详细描述中所公开的各实施例包括具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案。还公开了相关的方法。在一示例性实施例中，MOS器件包括具有栅极的有源区，该有源区由具有被描述为η型金属或P型金属的功函数的材料形成。
[0014]使用具有相似功函数的栅极材料在该有源区上形成有源组件。通过将虚栅极置于各有源组件之间来实现隔离。虚栅极由相对于有源区的栅极材料而言具有相反功函数的材料制造。例如，如果有源区中的栅极是P型金属材料，则虚栅极将由η型金属制造，反之亦然。通过这一结构实现的隔离方案有效地减少泄漏电流量并且提高了 MOS元件的操作速度。这一隔离方案还允许MOS器件被小型化而不受浅沟槽隔离(STI)宽度和泄漏电流的限制，其中实现了与从MOS器件的技术比例缩放所预期的对应的速度提升。不同于多晶栅极MOS努力，在本文中所公开的某些实施例中的栅极介电膜具有相对高的介电常数(k)，并因此允许相反功函数类型的虚栅极提供期望的隔离同时避免对在虚栅极下面设置的隔离注入区划的需求。就此，在一个实施例中公开了一种MOS器件。该MOS器件包括具有第一 η型金属或P型金属功函数的第一材料。该MOS器件还包括包含第一材料的第一栅极。该MOS器件还包括包含第一材料的第二栅极。该MOS器件还包括位于第一栅极和第二栅极之间且包含具有与第一材料相反的功函数的第二材料的虚栅极。该MOS器件还包括在每个栅极下面的栅极电介质，其中栅极电介质包括大于约十八(18)的介电常数(k)。
[0015]在另一示例性实施例中，公开了一种MOS器件。该MOS器件包括具有第一 η型金属或P型金属功函数的第一装置。该MOS器件还包括包含第一装置的第一栅极装置。该MOS器件还包括包含第一装置的第二栅极装置。该MOS器件还包括位于第一栅极装置和第二栅极装置之间且包含具有与第一装置相反的功函数的第二装置的虚栅极装置。该MOS器件还包括在每个栅极装置下面的栅极电介质，其中栅极电介质包括大于约十八(18)的介电常数(k)。
[0016]在另一示例性实施例中，公开了一种形成MOS器件的方法。该方法包括提供具有第一 η型金属或P型金属功函数的第一材料。该方法还包括在有源区上形成栅极电介质，该栅极电介质包括大于约十八(18)的介电常数(k)。该方法还包括在栅极电介质上形成包括第一材料的第一栅极。该方法还包括在栅极电介质上形成包括第一材料的第二栅极。该方法还包括在栅极电介质上形成虚栅极，其中该虚栅极包含具有与第一材料相反的功函数的第二材料。该方法还包括在第一栅极和第二栅极之间放置包括具有与第一材料相反的功函数的第二材料的虚栅极。
[0017]附图简沐
[0018]图1是具有用于隔离各有源半导体组件的浅沟槽隔离(STI)的示例性常规互补金属氧化物半导体(MOS) (CMOS)的简化俯视平面图；
[0019]图2A是沿图1的线2A-2A的η型金属MOS (nMOS)的横截面视图；
[0020]图2B是沿图1的线2B-2B的p型金属MOS (pMOS)的横截面视图；
[0021]图3是用具有用于隔离场效应晶体管(FET)的STI隔断和虚栅极的连续有源区形成的示例性常规CMOS的简化俯视平面图；
[0022]图4是形用具有用于隔离FET的虚栅极的连续有源区形成的示例性常规CMOS的简化俯视平面图；
[0023]图5是根据本公开的示例性实施例的由连续有源区形成的具有相反功函数虚栅极的示例性CMOS器件的简化俯视平面图；
[0024]图6是具有大致平面配置的图4的CMOS器件内的nMOS器件的实施例的横截面视图；
[0025]图7A和7B是根据本公开的示例性实施例的具有虚栅极的基于鳍的场效应晶体管(FinFET)MOS器件的简化俯视平面图；以及
[0026]图8是可包括图5的CMOS器件的示例性的基于处理器的系统的框图。
[0027]详细描沐
[0028]现在参照附图，描述了本公开的若干示例性实施例。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。
[0029]在详细描述中所公开的各实施例包括具有由虚栅极分隔的连续有源区的金属氧化物半导体(MOS)隔离方案。还公开了相关的方法。在一个示例性实施例中，MOS器件包括具有栅极的有源区，该栅极由具有被描述为η型金属或P型金属的功函数的材料形成。使用具有相似功函数的栅极材料在该有源区上形成有源组件。通过将虚栅极置于各有源组件之间来实现隔离。虚栅极由相对于有源区的栅极材料而言具有相反功函