用于hemt器件的侧壁钝化的制作方法
【专利说明】用于HEMT器件的侧壁钝化
[0001]相关申请的引用
[0002]本申请要求2014年4月30日提交的标题为“SIDEWALL PASSIVAT1N FOR HEMTDEVICES”的美国临时申请第61/986，389号的优先权。该临时申请的内容全部结合于本申请作为参考。
技术领域
[0003]本发明的实施例涉及集成电路器件，更具体地，涉及用于HEMT器件的侧壁钝化。
【背景技术】
[0004]高电子迀移率晶体管(HEMT)也称为异质结构FET (HFET)或调制掺杂的FET (MODFET)，是一种类型的场效应晶体管。鉴于传统的η型MOSFET包括布置在将η型源极/漏极区分隔开的P型掺杂的沟道区上方的栅电极，例如，HEMT器件将异质结用作沟道，而不是将掺杂区用作沟道。该异质结由界面限定，在该界面处，具有不同带隙的两种材料彼此接触。II1-N(三氮化物)器件是一种类型的ΗΕΜΤ，其中，异质结由III族材料(例如，Al、Ga、In)和氮化物(N)材料组成。这些II1-N器件示出了在高功率和高频率应用中的非常有前途的性能。例如，可以在诸如用于手机基站的发射器、直播卫星(DBS)接收器、电子对抗系统等的高功率-高频率应用中使用II1-N器件。
【发明内容】
[0005]本发明的实施例提供了一种高电子迀移率晶体管(HEMT)，包括:异质结结构，布置在半导体衬底上方，所述异质结结构包括:用作所述HEMT的沟道区的由第一 II1-氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在所述二元III/V半导体层上方并且由第二 II1-氮化物材料制成的三元III/V半导体层；源极区和漏极区，布置在所述三元III/V半导体层上方并且彼此横向间隔开；栅极结构，布置在所述异质结结构上方并且布置在所述源极区和所述漏极区之间，其中，所述栅极结构由第三II1-氮化物材料制成；以及第一钝化层，设置在所述栅极结构的侧壁周围并且由第四II1-氮化物材料制成。
[0006]根据本发明的另一实施例，提供了一种在衬底上形成增强模式、高电子迀移率晶体管(e-HEMT)的方法，包括:在所述衬底上方形成二元II1-氮化物沟道层；在所述二元II1-氮化物沟道层上方形成三元II1-氮化物阻挡层，其中，所述三元II1-氮化物阻挡层在异质结界面处与所述二元II1-氮化物沟道层接触；在所述三元II1-氮化物阻挡层上方形成二元II1-氮化物栅极层，并且以供体或受体杂质掺杂所述二元II1-氮化物栅极层；去除掺杂的二元II1-氮化物栅极层的选择部分以形成具有栅极上表面和栅极外侧壁的图案化的掺杂的二元II1-氮化物栅极结构，并且使得所述三元II1-氮化物阻挡层的上表面区暴露；以及在所述三元II1-氮化物阻挡层的栅极上表面、栅极外侧壁和暴露的上表面区上方形成第一共形钝化层。
[0007]根据本发明的又一实施例，提供了一种形成在衬底上的增强模式高电子迀移率晶体管(HEMT)，包括:A1N缓冲层，位于所述衬底上方！AlGaN缓冲层，位于所述AlN缓冲层上方；GaN沟道层，位于所述AlGaN缓冲层上方；AlGaN阻挡层，位于所述GaN沟道层上方；GaN栅极结构，位于所述AlGaN阻挡层上方，其中，所述GaN栅极结构掺杂有受体或供体杂质并且具有栅极结构上表面和栅极结构外侧壁；以及AlN或BN共形钝化层，位于所述栅极结构上表面上方并且邻接所述栅极结构外侧壁。
【附图说明】
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1示出了根据本发明的一些实施例的HEMT器件的截面图的一些实施例。
[0010]图2示出了根据本发明的一些实施例的制造e-HEMT器件的方法的流程图。
[0011]图3至图11示出了根据本发明的一些实施例的一系列的截面图，这些截面图共同示出制造HEMT器件的方法。
【具体实施方式】
[0012]以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0013]而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
[0014]HEMT器件将具有不同带隙的两种材料之间的异质结用作沟道。例如，在一些II1-NHEMT器件中，宽带隙AlGaN层可以与窄带隙GaN层形成异质结。这两种材料的晶格常数通常稍微不同。这些类型的材料的晶格结构的差异产生应变，该应变可以导致压电引起的极化并且在异质结界面处形成能带弯曲。例如，GaN HEMT通常具有导致其以常开(耗尽模式)状态运行的强表面极化。为了克服表面极化以及控制增强模式器件中的电荷载流子的流动，可以在AlGaN层的顶部上直接形成具有高功函数的p-GaN材料的栅极。
[0015]然而，具有作为肖特基势皇的AlGaN/GaN和作为控制栅极的ρ-GaN栅极的GaNHEMT导致大的栅极泄漏。此外，为了形成增强模式器件结构，很多II1-N表面经受工艺引起的陷阱或损坏。这些陷阱或损坏主要导致使器件性能退化的栅极泄漏或器件泄漏电流。为了试图限制陷阱的数量(以及从而改进器件性能)，本发明阐述了在II1-N表面(例如，P-GaN的侧壁)上形成钝化层的技术。该钝化层终止并且钝化栅极侧壁表面的表面上的悬空键以限制界面陷阱的数量并且从而有助于改进器件性能。因此，可以通过引入这种钝化层来减小栅极泄漏。
[0016]图1示出了根据本发明的HEMT器件100的截面图的一些实施例。HEMT器件100包括布置在半导体衬底104上方的异质结结构102。异质结结构102由二元III/V半导体层106和布置在二元III/V半导体层106上方的三元III/V半导体层108组成。二元III/V半导体层106由第一 II1-氮化物材料制成并且用作e-HEMT的沟道区。三元III/V半导体层108由第二 II1-氮化物层制成并且用作有点类似于用于传统的MOSFET的栅极电介质的阻挡层。在一些实施例中，二元III/V半导体层106由氮化镓(GaN)制成，并且三元III/V半导体层108由氮化铝镓(AlxGa1 XN，其中，0〈χ〈1)制成。
[0017]可以在异质结构102和衬底104之间布置一个或多个缓冲层110。这些缓冲层110可以帮助逐渐地将应变分布在它们的厚度上方，其中，应变是由衬底104和二元III/V层106之间的晶格失配引起的。通过分布应变，这些缓冲层110在一些方面来说可以帮助避免形成陷阱。示出的缓冲层110包括邻接二元III/V层106的最上缓冲层112以及位于最上缓冲层112和衬底104之间的下缓冲层114。在一些实施例中，最上缓冲层112可以由AlGaN制成，并且下缓冲层114可以由AlN制成。在其他实施例中，在异质结构102和衬底104之间可以包括两个以上的缓冲层。
[0018]导电的源极区116和漏极区118布置在三元III/V半导体层108上方并且彼此横向地间隔开。导电的源极区116和漏极区118具有邻接三元III/V半导体层108并且欧姆连接至三元III/V半导体层108的相应的下部区。在一些实施例中，源极区116/漏极区118直接位于三元III/V半导体层108上并且邻接三元III/V半导体层108，并且与二元III/V半导体层106间隔开。然而，在其他实施例中，源极区116/漏极区118延伸穿过三元III/V半导体