的一部分；源漏极金属层还包括金属电极73，金属电极73覆盖第二过孔8暴露的复位线12和第二半导体电极22。具体如图3所示的本发明实施例提供的阵列基板中，在第二过孔8处的剖面结构示意图；以及如图4所示的本发明实施例提供的阵列基板中，在第二过孔8处未形成金属电极73的剖面结构示意图。
[0036]本发明实施例中，两行像素单元10共用复位线12，且复位线12与复位用的第一薄膜晶体管11的连接采用内部为梯形结构的第二过孔8，第二过孔8的部分区域暴露复位线12的一部分，第二过孔8的另一部分区域暴露部分第二半导体电极22的一部分；金属电极73覆盖第二过孔8暴露的复位线12和第二半导体电极22，使得复位线12与属于相邻两行的薄膜晶体管的漏电极72对应在的第二半导体电极22连接，在制备过程中，仅需要一次制图工艺即可完成过孔(如第一过孔和第二过孔)制备。
[0037]优选的，第二过孔8在衬底基板I上的垂直投影落于复位线12在衬底基板I上的垂直投影之内。
[0038]优选的，属于同一像素单元组的两行像素单元之间，复位线12设置于两条复位扫描线13之间。
[0039]参见图5，优选的，属于同一像素单元组的两行像素单元10之间还设置的两条栅线52，两条所述复位扫描线13设置于两条栅线52之间。
[0040]优选的，复位扫描线13、栅线52和第一薄膜晶体管11的栅电极51同层设置。
[0041]优选的，阵列基板包括设置于两列相邻像素单元之间的数据线14和电源信号线
15。优选的，数据线14和电源信号线15与第一薄膜晶体管11的源电极71和漏电极72同层设置。
[0042]优选的，像素单元10包括发光单元16、第二薄膜晶体管17、第三薄膜晶体管18和电容器19，第一薄膜晶体管11的栅电极51连接与之相近的复位扫描线13，第一薄膜晶体管11的源电极71连接第二薄膜晶体管17的源电极71、第三薄膜晶体管18的栅电极51和电容器19的一端，第二薄膜晶体管17的栅电极51连接与之相近的栅线52，第二薄膜晶体管17的漏电极72连接数据线14，第三薄膜晶体管18的漏电极72和电容器19的另一端均连接电源信号线15，第三薄膜晶体管18的源电极71连接发光单元16。
[0043]本发明实施例有益效果如下:两行像素单元共用复位线，且复位线与复位用的第一薄膜晶体管的连接采用内部为梯形结构的第二过孔，第二过孔的部分区域暴露复位线的一部分，第二过孔的另一部分区域暴露部分第二半导体电极的一部分；源漏极金属层所包括的金属电极覆盖第二过孔暴露的复位线和第一薄膜晶体管的漏电极，使得复位线与属于相邻两行的薄膜晶体管的漏电极对应在的第二半导体电极连接；在制备过程中，仅需要一次制图工艺即可完成过孔(如第一过孔和第二过孔)制备，节省成本并提高制备效率。
[0044]本发明实施例还提供一种显示面板，包括如上实施例提供的阵列基板。
[0045]本发明实施例还提供一种显示装置，包括如上实施例提供的显示面板。
[0046]本发明实施例有益效果如下:两行像素单元共用复位线，且复位线与复位用的第一薄膜晶体管的连接采用内部为梯形结构的第二过孔，第二过孔的部分区域暴露复位线的一部分，第二过孔的另一部分区域暴露部分第二半导体电极的一部分；源漏极金属层所包括的金属电极覆盖第二过孔暴露的复位线和第二半导体电极，使得复位线与属于相邻两行的薄膜晶体管的漏电极对应在的第二半导体电极连接；在制备过程中，仅需要一次制图工艺即可完成过孔(如第一过孔和第二过孔)制备，节省成本并提高制备效率。
[0047]参见图6，本发明实施例还提供一种阵列基板的制备方法，包括:
[0048]101，在衬底基板上形成包括第一半导体电极和第二半导体电极的半导体导电层。
[0049]102，在半导体导电层之上形成第一栅极绝缘层。
[0050]103.，在第一栅极绝缘层之上形成包括复位线和第一薄膜晶体管的栅电极的栅极金属层。
[0051]104，在栅极金属层之上形成第二栅极绝缘层，在一次构图工艺中，形成对应第一半导体电极和第二半导体电极的位置的第一过孔，以及使相邻两行像素单元的所连接的第二半导体电极和复位线交叠区域所对应位置形成内部为梯形结构的第二过孔，第二过孔的部分区域暴露出复位线的一部分，第二过孔的另一部分区域暴露出第二半导体电极的一部分。
[0052]105，在第二栅极绝缘层之上形成包括第一薄膜晶体管的源电极和漏电极、金属电极的源漏极金属层，第一薄膜晶体管的源电极和漏电极分别通过第一过孔与第一半导体电极和第二半导体电极对应的电连接，金属电极覆盖第二过孔暴露的复位线和第二半导体电极，使复位线与第二半导体电极电连接。
[0053]本发明实施例有益效果如下:两行像素单元共用复位线，且复位线与复位用的第一薄膜晶体管的连接采用内部为梯形结构的第二过孔，第二过孔的部分区域暴露复位线的一部分，第二过孔的另一部分区域暴露部分第二半导体电极的一部分；源漏极金属层所包括的金属电极覆盖第二过孔暴露的复位线和第二半导体电极，使得复位线与属于相邻两行的薄膜晶体管的漏电极对应在的第二半导体电极连接；在制备过程中，仅需要一次制图工艺即可完成过孔(如第一过孔和第二过孔)制备，节省成本并提高制备效率。
[0054]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种阵列基板，用于有机发光二极管显示面板，所述阵列基板包括衬底基板和形成于所述衬底基板上多个像素单元，以相邻的两行所述像素单元为一像素单元组，属于同一所述像素单元组的两行所述像素单元之间设置一条复位线并共用所述复位线；其中，所述像素单元包括用于复位的第一薄膜晶体管，所述第一薄膜晶体管包括依形成于所述衬底基板之上的半导体导电层、第一绝缘层、栅电极、第二绝缘层和源漏极金属层，所述半导体导电层包括第一半导体电极和第二半导体电极，所述源漏极金属层包括所述第一薄膜晶体管的源电极和漏电极，所述第一半导体电极和所述第二半导体电极与所述第一薄膜晶体管的源电极和漏电极分别通过第一过孔对应的电连接；其特征在于: 属于同一所述像素单元组的两行所述像素单元的所述第一薄膜晶体管的漏电极通过同一第二过孔与所述复位线电连接，所述第二过孔位于所述复位线和所述第二半导体电极的交叠区域的上方，所述第二过孔内部为梯形结构，部分区域暴露所述复位线的一部分，所述第二过孔的另一部分区域暴露部分所述第二半导体电极的一部分； 所述源漏极金属层还包括金属电极，所述金属电极覆盖所述第二过孔暴露的所述复位线和所述第二半导体电极。2.根据权利要求1所述的阵列基板，其特征在于，所述第二过孔在所述衬底基板上的垂直投影落于所述复位线在所述衬底基板上的垂直投影之内。3.根据权利要求1所述的阵列基板，其特征在于，属于同一所述像素单元组的两行所述像素单元之间还设置的两条复位扫描线，所述复位线设置于两条所述复位扫描线之间。4.根据权利要求3所述的阵列基板，其特征在于，属于同一所述像素单元组的两行所述像素单元之间还设置的两条栅线，两条所述复位扫描线设置于两条所述栅线之间。5.根据权利要求4所述的阵列基板，其特征在于，所述复位扫描线、所述栅线和所述第一薄膜晶体管的栅电极同层设置。6.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括设置于两列相邻所述像素单元之间的数据线和电源信号线。7.根据权利要求6所述的阵列基板，其特征在于，所述像素单元还包括发光单元、第二薄膜晶体管、第三薄膜晶体管和电容器，所述第一薄膜晶体管的栅电极连接与之相近的所述复位扫描线，所述第一薄膜晶体管的源电极连接第二薄膜晶体管的源电极、第三薄膜晶体管的栅电极和所述电容器的一端，所述第二薄膜晶体管的栅电极连接与之相近的所述栅线，所述第二薄膜晶体管的漏电极连接数据线，所述第三薄膜晶体管的漏电极连接电源信号线，所述第三薄膜晶体管的源电极连接所述发光单元，所述电容器的另一端连接所述电源信号线。8.—种显示面板，其特征在于，包括如权利要求1至7任意一项所述的阵列基板。9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。10.一种阵列基板的制备方法，其特征在于，包括: 在衬底基板上形成包括第一半导体电极和第二半导体电极的半导体导电层； 在所述半导体导电层之上形成第一栅极绝缘层； 在所述第一栅极绝缘层之上形成包括复位线和第一薄膜晶体管的栅电极的栅极金属层； 在所述栅极金属层之上形成第二栅极绝缘层，在一次构图工艺中，形成对应所述第一半导体电极和所述第二半导体电极的位置的第一过孔，以及使相邻两行所述像素单元的所连接的所述第二半导体电极和所述复位线交叠区域所对应位置形成内部为梯形结构的第二过孔，所述第二过孔的部分区域暴露出所述复位线的一部分，所述第二过孔的另一部分区域暴露出所述第二半导体电极的一部分； 在所述第二栅极绝缘层之上形成包括所述第一薄膜晶体管的源电极和漏电极、金属电极的源漏极金属层，所述第一薄膜晶体管的源电极和漏电极分别通过所述第一过孔与所述第一半导体电极和所述第二半导体电极对应的电连接，所述金属电极覆盖所述第二过孔暴露的所述复位线和所述第二半导体电极，使所述复位线与所述第二半导体电极电连接。
【专利摘要】本发明公开了一种阵列基板及其制备方法、显示面板和显示装置，以解决现有技术中用于OLED的阵列基板的制备成本高和制备效率低的问题。所述阵列基板采用两行像素单元共用复位线的方式，且复位线与复位用的第一薄膜晶体管的连接采用内部为梯形结构的第二过孔，所述第二过孔的部分区域暴露所述复位线的一部分，所述第二过孔的另一部分区域暴露部分所述第二半导体电极的一部分；所述源漏极金属层所包括的金属电极覆盖所述第二过孔暴露的所述复位线和所述第一薄膜晶体管的漏电极，使得所述复位线与属于相邻两行的所述薄膜晶体管的漏电极对应在的所述第二半导体电极连接。
【IPC分类】H01L21/77, H01L23/528, G09G3/32, H01L27/32
【公开号】CN105070740
【申请号】CN201510531471
【发明人】李光, 许晨
【申请人】京东方科技集团股份有限公司
【公开日】2015年11月18日
【申请日】2015年8月26日