一种制作半导体器件的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。
【背景技术】
[0002]随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能。
[0003]随着半导体器件尺寸的日益缩小，器件结构的顶部金属层将影响顶层内部金属的性能，尤其影响内部金属层的击穿电压和电子迁移。在现有技术中，当金属铜提供拉伸应力时PEOX氧化层提供压缩应力。然而，金属铜提供的应力大于PEOX氧化层提供的应力，所以，顶部金属层将表现出拉伸应力。目前，通常采用增大通孔的高度来减小金属铜应力对顶部金属层的影响。
[0004]因此，目前急需一种制作半导体器件的方法，以解决现有技术中的问题。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括:提供半导体衬底，在所述半导体衬底上形成有内部金属层；在所述半导体衬底上依次形成第一蚀刻停止层和第二蚀刻停止层，其中所述第一蚀刻停止层包括类金刚石介质层；在所述第二蚀刻停止层上形成顶部介电层；在所述顶部介电层中形成沟槽和通孔；去除所述通孔底部的第一蚀刻停止层和第二蚀刻停止层，以露出部分所述内部金属层；在所述沟槽和通孔中形成顶部金属层。
[0007]优选地，所述第一蚀刻停止层为类金刚石碳层。
[0008]优选地，所述第一蚀刻停止层具有压应力。
[0009]优选地，所述第一蚀刻停止层具有大于6.4G的压应力。
[0010]优选地，所述第一蚀刻停止层具有大于50A小于300A的厚度。
[0011]优选地，所述第二蚀刻停止层为氮化硅层，厚度为200A-500A。
[0012]优选地，所述顶部介电层为PEOX层。
[0013]优选地，在所述顶部介电层中形成沟槽和通孔的步骤包括:刻蚀所述顶部介电层以形成通孔；在所述通孔中填充牺牲层；刻蚀去除部分位于所述内部金属层上方的所述顶部介电层以形成沟槽，所述沟槽的底部与所述牺牲层齐平；去除所述牺牲层，以露出所述第二蚀刻停止层。
[0014]优选地，还包括在所述通孔中填充所述牺牲层之后回刻蚀去除部分的所述牺牲层的步骤。
[0015]优选地，在形成所述通孔的同时刻蚀去除了部分的所述第二蚀刻停止层，剩余的所述第二蚀刻停止层的厚度大于100埃。
[0016]综上所述，根据本发明的制造工艺提高了半导体器件内部金属层的击穿电压性能和时变绝缘介质击穿(TDDB)性能。
【附图说明】
[0017]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0018]图1A-1G为根据本发明一个实施方式制作顶层内部金属的各步骤所获得的器件的剖视图；
[0019]图2为根据本发明一个实施方式制作顶层内部金属的工艺流程图。
【具体实施方式】
[0020]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0021]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何现有技术中的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
[0022]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0023]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0024]参照图1A至图1G，示出根据本发明一个方面的实施例的各个步骤的剖视图。
[0025]如图1A所示，提供半导体衬底(未示出)，在所述半导体衬底上形成层间介电层，半导体衬底包括前段工艺中所形成的器件结构层100，例如金属互连结构层、铜金属内部层等。具体举例为导线层形成于衬底内，导线层是需要引出到器件表面的金属层。优选地，在所述半导体衬底上形成有内部金属层100。在所述半导体衬底上依次形成第一蚀刻停止层101和第二蚀刻停止层102，其中所述第一蚀刻停止层101包括类金刚石介质层，在本发明一具体实施例中，所述第一蚀刻停止层101为类金刚石碳层，所述第一蚀刻停止层101具有压应力，所述第一蚀刻停止101具有大于6.4G的压应力，所述第一蚀刻停止层101的厚度为50埃至300埃。所述第二蚀刻停止层102可包括一介电材料,如含娃材料、含氮材料、含碳材料、或相似物。蚀刻停止层可包括数种蚀刻停止材料中的任意一种。非限制性示例包括半导体蚀刻停止材料、半导体蚀刻停止材料和介电蚀刻停止材料，在本发明中所述第二蚀刻停止层102的材料优选氮化硅，厚度为200A-500A。然后，在第二蚀刻停止层102上形成顶部介电层103，所述顶部介电层优选为为PEOX层，形成所述顶部介电层的工艺是本领域技术人员熟知的，在此就不详细描述。
[0026]如图1B所示，刻蚀所述所述顶部介电层103和第二蚀刻停止层102，以在所述顶部介电层103和第二蚀刻停止层102中形成通孔104，在本发明一具体实施例中，通孔104位于半导体衬底上内部铜金属层的正上方。可以采用干法刻蚀半导体衬底，传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl2, CH2F2,O2的一种或者几种气体,和一些添加气体如氮气、氩气。所述刻蚀气体的流量范围可为O?150立方厘米/分钟(sccm)，反应室内压力可为3?50毫托(mTorr)，在射频功率为600W?1500W的条件下进行等离子体刻蚀。其中，在刻蚀形成通孔104之后，剩余的第二蚀刻停止层102的厚度大于100埃。
[0027]接着，如图1C所示，在所述通孔104中填充底部抗反射涂层(BARC)作为牺牲层，填充形成的底部抗反射涂层的顶部和顶部介电层103的顶部齐平。底部抗反