一种半导体器件及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子目-O
【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。减小的特征结构尺寸造成器件上的结构特征的空间尺寸减小。器件上间隙与沟槽的宽度变窄到间隙深度对宽度的深宽比高到足以导致介电材料填充间隙相当不易的程度。
[0003]流动式化学气相沉积法(Flowable CVD)因其优异的间隙和沟槽填充能力被广泛应用于20nm以下节点制程中，例如形成介电材料填充浅沟槽隔离(STI)结构的沟槽或在FinFET器件的制作过程中形成层间介电层。然而流动式化学气相沉积的流动性取决于基底的条件，不同的基底条件导致填充能力的变化，进而可能在填充沟槽的介电材料中产生空洞(Void)或缝隙。空洞和缝隙在介电材料中随机形成且具有不可预知的尺寸、位置和密度。这会导致不可预知的且不一致的层的后沉积处理，诸如不均匀的蚀刻、抛光、退火等。同时，空洞或缝隙的存在会导致由于电串扰、电荷泄露以及一些情况下由于器件中的短路导致的错误的或劣质的器件性能。
[0004]因此，为了解决上述技术问题，有必要提出一种新的制作方法。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]为了克服目前存在问题，本发明提出一种半导体器件的制造方法，包括:提供半导体衬底，所述半导体衬底上包括多个间隙或者沟槽；在所述半导体衬底的表面形成衬垫层，所述衬垫层覆盖所述半导体衬底的表面以及所述间隙或者沟槽的侧壁和底部；采用水蒸气等离子体处理所述衬垫层，以形成富羟基衬垫层；在所述富羟基衬垫层之上形成可流动的层间介电层。
[0007]进一步，采用流动式化学气相沉积法形成所述可流动的层间介电层。
[0008]进一步，采用水蒸气等离子体处理所述衬垫层的工艺参数包括:水蒸气的使用量为500mg/min?3000mg/min,氦气的流量范围为500sccm?1500sccm,处理温度范围为350?450°C，射频功率范围为500w?1500w。
[0009]进一步，在形成所述可流动的层间介电层之后还包括采用去离子水对所述层间介电层进行清洗浸泡后，执行蒸气退火处理的步骤。
[0010]进一步，所述衬垫层为氧化物衬垫层。
[0011]进一步，所述层间介电层的材料包括氧化硅。
[0012]进一步，所述方法适用于FinFET器件的制作。
[0013]进一步，在形成所述可流动的层间介电层之后还包括进行固化处理的步骤。
[0014]本发明还提供了一种采用上述方法制造的半导体器件。
[0015]本发明还提供一种电子装置，所述电子装置包括上述的半导体器件。
[0016]综上所述，根据本发明的制造方法增加了流式化学气相沉积过程的流动性，因此提高了介电材料的空隙填充能力，避免了填充空洞(Void)的出现，进而提高了器件的性能和良率。
【附图说明】
[0017]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0018]附图中:
[0019]图1为根据本发明实施例一中方法依次实施的步骤的流程图。
【具体实施方式】
[0020]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0021]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0022]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0023]空间关系术语例如“在? ? ?下”、“在? ? ?下面”、“下面的”、“在? ? ?之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0024]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0025]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0026]实施例一
[0027]下面，参照图1的流程图来描述根据本发明实施例一的方法依次实施的详细步骤。
[0028]首先，执行步骤101，提供半导体衬底，在所述半导体衬底上沉积形成衬垫层。
[0029]所述半导体衬底可包括任何半导体材料，此半导体材料可包括但不限于:S1、SiC、3106、3166(:、66合金、6648、11^8、11^，以及其它111- V或I1-VI族化合物半导体。半导体衬底还可以包括有机半导体或者如Si/SiGe、绝缘体上娃(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。此外，所述半导体器件可以为平面器件也可以是鳍片型器件，对于鳍片型器件所述半导体衬底中形成有鳍