氧化工艺在高温的氧气气氛中进行，通过使氧气扩散入鳍部暴露出的侧壁和顶部表面内，促使氧气与鳍部的半导体材料相结合以形成氧化硅材料，所述氧化硅材料即所形成的衬垫氧化层110。虽然所形成的衬垫氧化层110的硬度较高，然而，采用热氧化工艺形成衬垫氧化层110会对鳍部101造成损耗，而且该损耗的厚度难以精确控制，因此，容易导致形成衬垫氧化层110之后，所述鳍部101的特征尺寸不均一。而且，由于所述热氧化工艺对鳍部101的损耗不均匀，在后续去除所述衬垫氧化层110之后，所述鳍部101的表面形貌不良。以所述鳍部101形成的鳍式场效应晶体管的形貌不良、性能不稳定。
[0037]为了解决上述问题，本发明提出一种半导体结构的形成方法。其中，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度。由于所述第一保护层的形成工艺为沉积工艺，避免了形成第一保护层时对所述鳍部造成损耗，从而保证了鳍部的结构尺寸精确均匀。而且，所述第一保护层的密度大于氧化硅，使所述第一保护层具有足够的硬度，保证了所述第一保护层在后续的离子注入工艺中，保护所述鳍部表面免受损伤。此外，所述第一保护层表面还具有以氧化工艺形成的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层，能够防止在形成所述掩膜层的过程中所述第一保护层和形成掩膜层的工艺相互影响，以此避免形成掩膜层的工艺对第一保护层造成损伤，或者避免所述第一保护层影响形成掩膜层的工艺，并造成掩膜层图形不准确的问题。
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0039]图3至图11是本发明实施例的半导体结构形成过程的剖面结示意图。
[0040]请参考图3，提供衬底200，所述衬底200表面具有鳍部201，所述衬底200表面和鳍部201的部分侧壁表面具有介质层202，所述介质层202表面低于鳍部201的顶部表面。
[0041]本实施例中，所述鳍部201通过刻蚀半导体基底形成，而位于鳍部底部未被刻蚀的半导体基底形成衬底200。所述半导体基底为体衬底或绝缘体上半导体衬底，所述体衬底为硅衬底、锗衬底和硅锗衬底，所述绝缘体上半导体衬底为绝缘体上硅衬底或绝缘体上锗衬底。
[0042]当所述半导体基底为体衬底时，所述鳍部201的形成工艺为:在所述体衬底表面形成掩膜层；以所述掩膜层为掩膜刻蚀所述体衬底并形成开口，相邻开口之间的体衬底形成鳍部201，位于鳍部201底部的剩余的体衬底形成衬底200。本实施例中，所述半导体基底为硅衬底，即所述鳍部201和衬底200的材料均为单晶硅。
[0043]在刻蚀形成鳍部201之后，在所述衬底200表面和鳍部201的部分侧壁表面具有介质层202。所述介质层202的形成工艺包括:在所述衬底200和鳍部201表面沉积介质膜，所述介质膜的材料为氧化硅、氮化硅或氮氧化硅；回刻蚀所述介质膜直至暴露出鳍部201的顶部和部分侧壁表面，形成所述介质层202。
[0044]本实施例中，所述介质膜的形成工艺为流体化学气相沉积(FCVD，FlowableChemical Vapor Deposit1n)工艺,采用所述流体化学气相沉积工艺形成的介质膜易于填充入所述开口内，能够使所形成的介质膜均匀致密，所形成的介质层202隔离性能良好。
[0045]在一实施例中，所述介质层202与衬底200和鳍部201之间还具有衬垫层(未图示)，所述衬垫层的材料为氧化硅。所述衬垫层的形成工艺包括:在形成所述介质膜之前，采用沉积工艺或氧化工艺在所述衬底200表面和鳍部201的侧壁和底部表面形成衬垫膜；在所述衬垫膜表面形成介质膜；在回刻蚀所述介质膜时，刻蚀去除所述鳍部201的顶部和部分侧壁表面的衬垫膜，形成衬垫层。所述衬垫层用于防止介质膜的材料向鳍部201或衬底200内扩散，保证了所形成的半导体结构性能稳定。
[0046]本实施例中，在形成所述介质层之后，去除所述掩膜层，以便后续进行对鳍部201的离子注入工艺。
[0047]为了使所形成的鳍部201尺寸小，且相邻鳍部201之间的距离小，用于刻蚀鳍部201的掩膜层能够以多重图形化掩膜工艺形成，所述多重图形化掩膜工艺包括:自对准双重图形化(Self-aligned Double Patterned, SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned DoubleDouble Patterned, SaDDP)工艺。
[0048]在一实施例中，所述掩膜层的形成工艺为自对准双重图形化工艺，包括:在衬底200表面沉积牺牲膜；在所述牺牲膜表面形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述牺牲膜直至暴露出衬底200表面为止，形成牺牲层，并去除光刻胶层；在衬底200和牺牲层表面沉积掩膜材料膜；回刻蚀所述掩膜材料膜直至暴露出牺牲层和衬底200表面为止，在牺牲层两侧的衬底200表面形成掩膜层；在回刻蚀工艺之后，去除牺牲层。
[0049]在另一实施例中，所述半导体基底为绝缘体上半导体衬底时，所述绝缘体上半导体衬底包括:基底、位于基底表面的绝缘层、位于绝缘层表面的半导体层，所述鳍部201的形成工艺为:在半导体层表面形成掩膜层；以所述掩膜层为掩膜刻蚀半导体层直至暴露出绝缘层表面为止，形成位于绝缘层上的鳍部201，所述基底形成衬底200，而所述绝缘层。
[0050]在其他实施例中，所述衬底包括半导体基底、以及采用选择性外延沉积工艺形成于所述半导体基底表面的半导体层。所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或II1-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等，所述半导体基底的选择不受限制，能够选取适于工艺需求或易于集成的半导体基底。所述半导体层的材料为硅、锗、碳化硅或硅锗，所述半导体层的形成工艺为选择性外延沉积工艺，后续通过刻蚀所述半导体层以形成鳍部，所形成的鳍部的材料不受限制，能够满足特定的工艺需求，且所述半导体层的厚度能够控制，从而控制所形成的鳍部的高度。
[0051]请参考图4，采用沉积工艺在介质层202表面、鳍部201的侧壁和底部表面形成第三保护层203。
[0052]后续形成的第一保护层形成于所述第三保护层203表面，所述第三保护层203用于粘结后续形成的第一保护层和鳍部201。由于后续形成的第一保护层的密度大于氧化硅，所述第一保护层的材料与鳍部201材料的晶格常数差异较大，后续形成的第一保护层与鳍部201之间容易发生晶格失配，从而使第一保护层对鳍部201施加不良应力，继而导致鳍部201所形成的晶体管性能下降。因此，所述第三保护层203所选取的材料晶格常数需要与鳍部201材料和第一保护层材料的晶格常数相近，使得所述第三保护层203能够作为鳍部201与后续形成的第一保护层之间的过渡层。
[0053]本实施例中，所述第三保护层203的材料为氧化硅，所述鳍部201的材料为单晶硅，当后续形成的第一保护层材料为氮化硅时，所述第三保护层203的晶格常数与鳍部201和第一保护层的晶格常数相近，所述第三保护层203能够用于粘结鳍部201与后续形成的第一保护层。
[0054]形成所述第三保护层203的工艺为原子层沉积工艺，采用原子层沉积工艺形成第三保护层203时，不会消耗鳍部201侧壁和顶部的材料，避免了对鳍部201的表面形貌造成损害，而且，采用原子层沉积工艺形成的第三保护层203厚度均匀、且覆盖能力好，所形成的第三保护203能够均匀覆盖于鳍部201的侧壁和顶部表面，保证了在后续离子注入工艺中的保护能力。
[0055]本实施例中，所述第三保护层203的材料为氧化硅，厚度为10埃?50埃，原子层沉积工艺包括:温度为50摄氏度?200摄氏度，气体源包括Si2Cl6、H20和催化剂。
[0056]请参考图5，采用沉积工艺在第三保护层203表面形成第一保护层204，所述第一保护层204的密度大于氧化硅的密度。
[0057]由于采用原子层沉积工艺形成的第三保护层203的密度较低，所形成的第三保护层203硬度较低，所述第三保护层203容易在后续的离子注入工艺中被注入离子轰击去除，因此，为了提高在后续离子注入工艺中，对鳍部201表面的保护能力，需要在所述第三保护层203表面形成所述第一保护层204，且所述第三保护层203和第一保护层204的材料不同。
[0058]所述第一保护层204的材料为氮化硅、碳化硅或氮氧化硅，所述第一保护层204的材料密度均大于氧化硅，因此所述第一保护层204具有比氧化硅材料更高的硬度，使所述第一保护层204在后续的离子注入工艺中具有足够保护鳍部201表面免受损伤的能力。
[0059]所述第一保护层