堆叠器件的方法
【专利说明】
[0001] 该申请为分案申请，其原案申请的申请号为200910150015. 5、申请日为2009年06 月18日、发明名称为"堆叠器件的方法"。
技术领域
[0002] 本发明一般地涉及一种半导体制造工艺，特别地涉及一种制造堆叠半导体器件的 方法。
【背景技术】
[0003] 通孔通常被广泛地用于半导体制造以在半导体器件和一个或多个导体材料层之 间提供电耦合。传统的引线键合有局限性，例如，随着性能和密度需求的提高使得进行传统 的引线键合不再合适，最近，穿透硅通孔（TSV)技术成为了克服这种传统的引线键合局限 性的方法。TSV允许在Z轴形成互连线实现更短的互连。从衬底前表面延伸到后表面而形 成的通孔可以穿透衬底（例如晶片）建立互连。TSV在3D封装技术中的堆叠晶片、堆叠芯 片和/或其组合形成互连是非常有用的。
[0004] 在制造堆叠半导体器件中，包括焊剂的液体无流式底部填充（NFU)技术通常被用 于堆叠和耦合两个器件。NFU层经过热处理（例如，固化/回流循环），其中NFU层被固化 并把相关的结构封装在器件之间的区域内。同样，两个器件之一的焊料凸点回流并形成与 其它器件的TSV结构的焊料接合点，这样各器件能够被电耦合。对于每个需要堆叠和耦合 的附加器件，需要提供附加 NFU层并且重复进行热处理。虽然这一方法对于其所意欲达到 的目标而言是满意的，但是在其它方面是不满意的。其中一个缺陷就是，在堆叠半导体器件 的制造过程中低NFU层经过多次固化/回流循环。这将增加 NFU层的热应力，并且引入例 如NFU层中的气泡、焊料凸点褶皱或破碎、NFU层的脱落等各种缺陷，从而导致较差的器件 性能和可靠性。
[0005] 因此，需要一种制造堆叠半导体器件的方法以减少器件之间的涂层材料的热应 力。
【发明内容】
[0006] 因此，本发明的一些实施例提供了制造半导体器件的方法，包括提供第一器件、第 二器件和第三器件；提供在第一器件和第二器件之间的第一涂层材料；提供在第二器件和 第三器件之间的第二涂层材料；以及此后，在同一处理中对第一和第二涂层材料进行固化。 在一些实施例中，每个所述第一、第二和第三器件包括电路；每个所述第一和第二器件包括 穿透硅通孔（TSV)结构；所述方法还包括，响应于所述固化，利用所述第一和第二器件的 TSV结构对第一、第二和第三器件的电路进行电耦合；其中，所述第一和第二涂层材料均包 括利于耦合的焊料成分。在另一些实施例中，所述第一、第二和第三器件是管芯和晶片中的 一种。
[0007] 在另一些实施例中，所述第三器件包括形成于其上的第三涂层材料，并且所述方 法包括在固化之前在所述第三涂层材料和所述第三器件上覆盖第四器件，所述第四器件是 管芯和晶片中的一种；其中所述固化包括对第三涂层材料进行固化以使第三涂层材料与第 一和第二涂层材料基本相同地从第一态转化为第二态。在其它实施例中，所述方法还包括 在固化前对所述第一和第二涂层材料进行预处理。在一些实施例中，所述预处理包括将第 一和第二涂层材料加热到低于第一和第二涂层材料的固化温度的温度。在一些实施例中， 所述方法还包括在固化后对所述第一和第二涂层材料进行后处理。
[0008] 在一些实施例中，所述提供第一涂层材料的步骤包括在所述第一器件上形成所述 第一涂层材料，以及在所述第一涂层材料和第一器件上覆盖所述第二器件；以及所述提供 第二涂层材料的步骤包括在所述第二器件上形成所述第二涂层材料，以及在所述第二涂层 材料和第二器件上覆盖所述第三器件。在另外一些实施例中，所述提供第一涂层材料的步 骤包括在所述第二器件上形成所述第一涂层材料，以及在所述第一器件上覆盖具有所述第 一涂层材料的所述第二器件；以及所述提供第二涂层材料的步骤包括在所述第三器件上 形成所述第二涂层材料，以及在所述第二器件上覆盖具有所述第二涂层材料的所述第三器 件。
[0009] 本发明的一些实施例还提供一种半导体器件，包括第一器件；第二器件，覆盖在所 述第一器件上并且电耦合到所述第一器件；第三器件，覆盖在所述第二器件上并且电耦合 到所述第二器件；第一涂层材料，置于所述第一和第二器件之间；以及第二涂层材料，置于 所述第二和第三器件之间；其中所述第一和第二涂层材料被设定了基本相同的热处理历 史。在一些实施例中，所述第一和第二涂层材料具有基本相同的固化循环。在另一些实施 例中，所述第一、第二和第三器件是管芯和晶片中的一种。在另一些实施例中，所述的半导 体器件，还包括第四器件，所述第四器件是管芯和晶片中的一种；以及第三涂层材料，置于 所述第三和第四器件之间，所述第三涂层材料具有与第一和第二涂层材料的固化循环基本 相同的固化循环。
[0010] 在另一些实施例中，每个所述第一、第二和第三器件包括多个穿透硅通孔（TSV) 结构。在一些实施例中，所述第一器件的一个TSV结构电耦合到所述第二器件的一个TSV 结构；以及其中所述第二器件的一个TSV结构电耦合到所述第三器件的一个TSV结构。在 另一些实施例中，所述第一器件包括用于连接另一半导体器件的多个导电凸点。在另一些 实施例中，所述半导体器件进一步包括用于支撑结构的承载衬底；以及所述第一器件覆盖 在所述承载衬底上并且固定到所述承载衬底上。
[0011] 此外，本发明的一些实施例还提供了一种制造堆叠半导体器件的方法，包括：提供 具有电路和形成于其上的第一涂层材料的第一器件；在所述第一涂层材料和所述第一器件 上堆叠第二器件，所述第二器件具有电路和形成于其上的第二涂层材料；在所述第二涂层 材料和所述第二器件上堆叠第三器件，所述第三器件具有电路；以及执行一个热处理用于 电耦合所述第一、第二和第三器件的电路从而形成堆叠半导体器件的电路。在一些实施例 中所述方法包括在执行所述热处理之前对所述第一和第二涂层材料进行预处理，其中预处 理的温度从大约80°c至大约150Γ。在另一些实施例中，所述方法包括在执行所述热处理 之后对所述第一和第二涂层材料进行后处理，其中所述后处理的温度从大约100°c至大约 200。。。
[0012] 在另一些实施例中，所述热处理的温度从大约200°C至大约300°C。在其它实施例 中，第四器件包括在其上形成的第三涂层材料，所述第三涂层材料与第一和第二涂层材料 基本相同，所述方法还包括在第三涂层材料和第四器件上堆叠的第五器件，所述第五器件 是具有电路的芯片，并且响应于热处理，所述第五器件的电路电耦合到所述第四器件的电 路。在另一些实施例中，所述方法还包括选择第一和第二涂层材料为B阶聚合物和固体膜 之一。
[0013] 根据本发明的一方面，提供了一种制造半导体器件的方法，包括：提供第一器件， 所述第一器件包括第一穿透硅通孔（TSV)结构；在所述第一器件上方形成第一涂层材料， 其中，所述第一涂层材料在所述第一器件上方连续地延伸并且覆盖所述第一穿透硅通孔结 构；将第二器件设置在所述第一器件上方以及所述第一涂层材料内，其中，所述第二器件包 括第二穿透硅通孔结构和多个导电凸点，设置所述第二器件包括所述多个导电凸点位于所 述第一涂层材料内；在所述第二器件上方形成第二涂层材料，其中，所述第二涂层材料在所 述第二器件上方连续地延伸并且覆盖所述第二穿透硅通孔结构；将第三器件设置在所述第 二涂层材料上方，其中，所述第三器件包括第三穿透硅通孔结构；对所述第一涂层材料和所 述第二涂层材料进行预处理；以及此后，同一处理中对所述第一涂层材料和所述第二涂层 材料进行固化。
[0014] 在该方法中，每个所述第一器件、所述第二器件和所述第三器件均包括电路；其 中，所述第一涂层材料和所述第二涂层材料均包括焊剂成分；以及其中，响应于所述固化， 利用所述第一穿透硅通孔结构、所述第二穿透硅通孔结构和所述第三穿透硅通孔结构将所 述第一器件、所述第二器件和所述第三器件的电路电耦合。
[0015] 在该方法中，每个所述第一器件、所述第二器件和所述第三器件均是管芯。
[0016] 该方法包括：将第四器件设置在第三涂层材料上方，其中，所述第四器件包括第四 穿透硅通孔结构；以及其中，所述固化包括在与所述第一涂层材料和所述第二涂层材料相 同的同一处理中对所述第三涂层材料进行固化。
[0017] 在该方法中，所述预处理的温度从大约80°C至大约150°C。
[0018] 在该方法中，所述预处理包括将所述第一涂层材料和所述第二涂层材料加热至比 所述第一涂层材料和所述第二涂层材料的固化温度低的温度。
[0019] 该方法还包括：在所述固化之后对所述第一涂层材料和所述第二涂层材料进行后 处理。
[0020] 在该方法中，所述后处理的温度从大约100°C至大约200°C。
[0021] 在该方法中，所述固化包括温度在大约200°C至大约300°C的热处理。
[0022] 根据本发明的另一方面，提供了一种制造堆叠半导体器件的方法，所述方法包 括：
[0023] 提供具有第一电路和第一穿透硅通孔（TSV)结构的第一器件；
[0024] 在所述第一器件上方形成第一涂层材料，所述第一涂层材料在所述第一器件上方 连续地延伸并且覆盖所述第一穿透硅通孔结构；在所述第一涂层材料上堆叠第二器件，所 述第二器件具有第二电路、第二穿透硅通孔结构和第一多个导电凸点，其中，堆叠所述第二 器件促使所述第一多个导电凸点进入所述第一涂层材料；在所述第二器件上方形成形成第 二涂层材料，所述第二涂层材料在所述第二器件上方