阵列基板及其制备方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
【背景技术】
[0002]在显示技术领域，平板显示技术已经逐步取代阴极射线管(Cathode Ray Tube，简称CRT)显示器。平板显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
[0003]薄膜晶体管(Thin Film Transistor，简称TFT)是目前液晶显示装置(LiquidCrystal Display，简称IXD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix/Organic Light-Emitting D1de，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管有源层的材料也具有多种，其中，低温多晶娃(Low Temperature Poly-silicon，简称LTPS)材料是其中较为优选的一种，由于低温多晶硅的原子规则排列，载流子迀移率高，对电压驱动式的液晶显示装置而言，低温多晶硅薄膜晶体管由于其具有较高的迀移率，可以使用体积较小的薄膜晶体管实现对液晶分子的偏转驱动，在很大程度上缩小了薄膜晶体管所占的体积，增加透光面积，得到更高的亮度和解析度；对于电流驱动式的有源矩阵驱动式有机电致发光显示装置而言，低温多晶硅薄膜晶体管可以更好的满足驱动电流要求。
[0004]因此，基于LTPS TFT的显示面板以其优越的高画质、高分辨率、超轻薄及低功耗等性能备受广大消费者喜爱，LTPS技术正在逐渐取代传统非晶硅(a-Si)TFT技术，成为新一代显示技术主流。但是现有的LTPS阵列基板制作制程复杂，生产制作成本高。
[0005]如图1所示，传统的互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)LTPS TFT阵列基板，包括基板110、设于所述基板110上的遮光层120、设于所述基板110及遮光层120上的缓冲层130、设于所述缓冲层130上的有源层140、设于所述缓冲层140上的栅极绝缘层150、设于所述栅极绝缘层150上的栅极160、设于所述栅极160上的层间绝缘层170、设于所述层间绝缘层170上的源/漏极180、设于所述源/漏极180上的成平坦层190、设于平坦层190上的公共电极层200、设于公共电极层200上的绝缘层210、以及设于所属绝缘层210上的像素电极220 ;图2为图1的CMOS型LTPS阵列基板的俯视图，其中，公共电极层200为整面型电极；因此，传统的CMOS型LTPS TFT阵列基板的制作工艺，在栅极160形成后需要制作一层间绝缘层170用作栅极160与源/漏极180之间的绝缘层，制作制程复杂，生产成本高。
【发明内容】
[0006]本发明的目的在于提供一种阵列基板的制备方法，将栅极与源漏极制作在同一金属层内，并将传统的整面型的公共电极层分割为两部分，其中一部分用作公共电极，另一部分用于实现栅极扫描信号输入，从而减少一道层间绝缘层制程，节省工艺制作成本。
[0007]本发明的目的还在于提供一种阵列基板，栅极与源漏极位于同一金属层内，栅极与源漏极之间不存在层间绝缘层，结构简化，从而降低了工艺制作成本。
[0008]为实现上述目的，本发明提供一种阵列基板的制备方法，包括如下步骤:
[0009]步骤1、提供一基板，在所述基板上依次形成遮光层、缓冲层，在所述缓冲层上形成多晶硅层，对所述多晶硅层的两端进行N型离子注入，得到位于所述多晶硅层两端的N型重掺杂区、及位于两N型重掺杂区之间的未掺杂区，在所述多晶硅层上沉积栅极绝缘层；
[0010]步骤2、在所述栅极绝缘层上涂布光刻胶，利用半灰阶掩模板对该光刻胶进行曝光、显影，得到光阻层，所述光阻层上对应所述N型重掺杂区上方设有通孔，并且所述光阻层上对应于所述未掺杂区上方的厚度大于其它区域的厚度；
[0011]步骤3、以光阻层为遮蔽层，对所述栅极绝缘层进行干法刻蚀，从而得到位于所述N型重掺杂区上方的第一过孔，对所述光阻层进行氧气灰化处理，经氧气灰化处理后，剩余的光阻层位于所述多晶硅层的未掺杂区的上方，且尺寸小于该未掺杂区的尺寸；
[0012]步骤4、以剩余的光阻层为遮蔽层，对所述未掺杂区的两端进行N型离子注入，在所述未掺杂区的两端形成N型轻掺杂区，定义两N型轻掺杂区之间的未掺杂区域为沟道区；去除光阻层，在所述栅极绝缘层上沉积形成金属层，图案化该金属层，得到栅极、源极、及漏极，所述栅极、源极、及漏极不相连，所述源极、及漏极分别通过第一过孔与所述N型重掺杂区相连接；
[0013]步骤5、在所述栅极、源极、及漏极上形成平坦层，通过光刻制程在所述平坦层上形成对应于所述栅极上方的第二过孔、以及对应于所述漏极上方的第三过孔；
[0014]步骤6、在所述平坦层上形成一 ITO薄膜，图案化该ITO薄膜，得到公共电极、及透明电极，所述透明电极通过第二过孔与所述栅极相连接，从而栅极扫描信号可以通过该透明电极输入到栅极上。
[0015]所述步骤2中，所述半灰阶掩模板包括透光区、半透光区、及遮光区，在曝光过程中，所述透光区对应于所述N型重掺杂区上方，所述遮光区对应于所述未掺杂区上方。
[0016]所述步骤4中，进行沉积金属层之前，还包括对所述基板进行快速热退火处理。
[0017]所述缓冲层为由氮化硅薄膜和氧化硅薄膜所组成的叠层结构；所述多晶硅层的材料为低温多晶硅。
[0018]还包括步骤7、在所述公共电极、及透明电极上形成绝缘层，在所述绝缘层上形成像素电极，所述像素电极通过所述平坦层上的第三过孔与漏极相连接。
[0019]本发明还提供一种阵列基板，包括基板、设于所述基板上的遮光层、设于所述基板及遮光层上的缓冲层、设于所述缓冲层上的多晶硅层、设于所述多晶硅层上的栅极绝缘层、设于所述栅极绝缘层上的栅极、源极、及漏极、设于所述栅极绝缘层、栅极、源极、及漏极上的平坦层、以及设于所述平坦层上的公共电极与透明电极；
[0020]所述多晶硅层包括位于中间的沟道区、及位于两端的N型重掺杂区；
[0021]所述栅极绝缘层上设有对应于所述N型重掺杂区上方的第一过孔，所述平坦层上设有对应于所述栅极上方的第二过孔、及对应于所述漏极上方的第三过孔，所述透明电极通过第二过孔与所述栅极相连接，从而栅极扫描信号可以通过该透明电极输入到栅极上。
[0022]所述多晶硅层还包括位于沟道区与N型重掺杂区之间的N型轻掺杂区；所述源极、及漏极分别通过第一过孔与所述N型重掺杂区相连接。
[0023]所述栅极、源极、及漏极通过同一金属层经光刻制程制得，所述公共电极与所述透明电极通过同一 ITO薄膜经光刻制程制得。
[0024]所述缓冲层为由氮化硅薄膜和氧化硅薄膜所组成的叠层结构；所述多晶硅层的材料为低温多晶硅。
[0025]所述阵列基板还包括设于公共电极与透明电极上的绝缘层、以及设于所述绝缘层上的像素电极，所述像素电极通过所述平坦层上的第三过孔与漏极相连接。
[0026]本发明的有益效果:本发明提供一种阵列基板及其制备方法，本发明的阵列基板的制备方法，将栅极与源漏极制作在同一金属层内，并将传统的整面型的公共电极层分割为两部分，其中一部分用作公共电极，另一部分用于实现栅极扫描信号输入，从而减少一道层间绝缘层制程，节省工艺制作成本；本发明的阵列基板，栅极与源漏极位于同一金属层内，栅极与源漏极之间不存在层间绝缘层，结构简化，从而降低了阵列基板的工艺制作成本。
【附图说明】
[0027]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其他有益效果显而易见。
[0028]附图中，
[0029]图1为现有CMOS型低温多晶硅薄膜晶体管阵列基板的结构示意图；
[0030]图2为图1的CMOS型低温多晶硅薄膜晶体管阵列基板的俯视图；
[0031]图3为本发明的阵列基板的制备方法步骤I的示意图；
[0032]图4为本发明的阵列基板的制备方法步骤2的示意图；
[0033]图5为本发明的阵列基板的制备方法步骤3的示意图；
[0034]图6为本发明的阵列基板的制备方法步骤4的示意图；
[0035]图7为本发明的阵列基板的制备方法步骤4的俯视示意图；
[0036]图8为本发明的阵列基板的制备方法步骤5的示意图；
[0037]图9为本发明的阵列基板的制备方法步骤6的示意图；
[0038]图10为本发明的阵列基板的制备方法步骤6的俯视示意图。
【具体实施方式】
[0039]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0040]请参阅图3-10，本发明提供一种阵列基板的制备方法，包括如下步骤:
[0041]步骤1、如图3所示，提供一基板11，在所述基板11上依次形成遮光层12、缓冲层13，在所述缓冲层13上形成多晶硅层14，对所述多晶硅层14的两端进行N型离子注入，得到位于所述多晶硅层14两端的N型重掺杂区141、及位于两N型重掺杂区141之间的未掺杂区145，在所述多晶硅层14上沉积栅极绝缘层15。
[0042]具体的，所述缓冲层12为由氮化硅薄膜和氧化硅薄膜所组成的叠层结构。
[0043]具体的，所述多晶硅层14的材料为低温多晶硅。
[0044]步骤2、如图4所示，在所述栅极绝缘层15上涂布光刻胶，利用半灰阶掩模板对该光刻胶进行曝光、显影，得到光阻层50，所述光阻层50上对应所述N型重掺杂区141上方设有通孔51，并且所述光阻层50上对应于所述未掺杂区145上方的厚度大于其它区域的厚度。
[0045]具体的，所述半灰阶掩模板包括透光区、半透光区、及遮光区，在曝光过程中，所述透光区对应于所述N型重掺杂区141上方，用于在所述N型重掺杂区142上方的栅极绝缘层15上形成过孔，所述遮光区对应于所述未掺杂区145上方。
[0046]步骤3、如图5所示，以光阻层50为遮蔽层，对所述栅极绝缘层15进行干法刻蚀，从而得到位于所述N型重掺杂区141上方的第一过孔151，对所述光阻层50进行氧气灰化处理，经氧气灰化处理后，剩余的光阻层50位于所述多晶硅层14的未掺杂区145的上方，且尺寸小于该未掺杂区145的尺寸。
[0047]步骤4、如图6所示，以剩余的光阻层50为遮蔽层，对所述未掺杂区145的两端进行N型离子注