基于sSi/SiGe/sSOI衬底的CMOS器件及其制作方法
【技术领域】
[0001]本发明属于集成电路设计及制造领域，特别是涉及一种基于sSi/SiGe/sSOI衬底的CMOS器件及其制作方法。
【背景技术】
[0002]CMOS (Complementary Metal Oxide Semiconductor)指互补金属氧化物(PM0S 管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是静态功耗低、输入阻抗高、抗干扰性强、电源电压范围宽。由于CMOS中一对MOSFET组成的门电路在瞬间看，要么PMOS导通，要么NMOS导通，要么都截止，比线性的三极管(BJT)效率要高得多，因此功耗很低。现在，CMOS被广泛用于计算机、相机、手机等重要的电子设备芯片中。
[0003]SOI (Silicon-On-1nsulator，绝缘衬底上的娃)技术是在顶层娃和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。但是，根据国际半导体产业发展蓝图(ITRS2009)的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，现有的体硅材料和工艺正接近它们的物理极限，遇到了严峻的挑战。
[0004]从材料角度来说，我们需要从传统的单晶硅材料拓展到新一代硅基材料。SiGe材料由于其高迀移率和可以作为其他材料的虚拟衬底而受到广泛关注。
[0005]鉴于以上所述，本发明的目的为提供一种基于sSi/SiGe/sSOI多层衬底结构的高迀移率互补金属氧化物半导体CMOS器件。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于sSi/SiGe/sSOI衬底的CMOS器件及其制作方法，以实现一种高速、大驱动电流、低功耗的CMOS器件。
[0007]为实现上述目的及其他相关目的，本发明提供一种基于sSi/SiGe/sSOI衬底的CMOS器件，所述CMOS器件包括:
[0008]PMOS器件，包括硅衬底、埋氧层、应变硅层、SiGe层以及应变硅盖帽层，形成于所述SiGe层中的SiGe沟道、形成于所述SiGe层及应变硅盖帽层中且分别位于SiGe沟道两侧的P型源区及P型漏区，以及形成于所述应变硅盖帽层表面且与SiGe沟道对应的栅极结构；
[0009]NMOS器件，包括形成于所述sSOI衬底的应变硅层中的sSi沟道、N型源区及N型漏区，所述N型源区及N型漏区分别位于所述sSi沟道两侧，以及形成于所述sSi沟道表面的栅极结构。
[0010]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的一种优选方案，所述PMOS器件的栅极结构包括结合于所述应变硅盖帽层表面且与SiGe沟道对应的高K栅介质层、以及结合于所述高K栅介质层表面电极层。
[0011]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的一种优选方案，所述NMOS器件的栅极结构包括结合于所述sSi沟道表面的高K栅介质层、以及结合于所述高K栅介质层表面电极层。
[0012]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的一种优选方案，所述SiGe沟道的材料为应变SiGe。
[0013]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的一种优选方案，所述SiGe沟道与其表面的应变硅盖帽层形成Si/SiGe量子阱结构。
[0014]本发明还提供一种基于sSi/SiGe/sSOI衬底的CMOS器件的制作方法，所述制作方法包括步骤:
[0015]I)提供一 sSi/SiGe/sSOI衬底，采用光刻-刻蚀工艺制备出NMOS器件区域和PMOS器件区域，其中，所述PMOS器件区域包括硅衬底、埋氧层、应变硅层、SiGe层以及应变硅盖帽层，所述NMOS器件区域包括硅衬底、埋氧层以及应变硅层；
[0016]2)于步骤I)处理后的结构表面沉积栅介质层；
[0017]3)利用光刻工艺及离子注入工艺分别制备出NMOS器件的N型源区和N型漏区，以及PMOS器件的P型源区及P型漏区；
[0018]4)于栅介质层表面形成电极层，并通过光刻-刻蚀工艺形成NMOS器件及PMOS器件的栅极结构。
[0019]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的制作方法的一种优选方案，所述sSi/SiGe/sSOI衬底包括硅衬底、埋氧层、应变硅层、应变SiGe层以及应变硅盖帽层。
[0020]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的制作方法的一种优选方案，所述栅介质层包括高K栅介质层。
[0021]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的制作方法的一种优选方案，所述NMOS器件的N型源区及N型漏区形成于应变硅层中，且N型源区及N型漏区之间为sSi沟道，所述PMOS器件的P型源区及P型漏区形成于应变硅盖帽层及SiGe层中，且P型源区及P型漏区之间为SiGe沟道。
[0022]作为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的制作方法的一种优选方案，所述SiGe沟道与其表面的应变硅盖帽层形成Si/SiGe量子阱结构。
[0023]如上所述，本发明的基于sSi/SiGe/sSOI衬底的CMOS器件及其制作方法，具有以下有益效果:
[0024]I)带张应力的sSi层作为NMOS器件沟道层，提高NMOS电子迀移率。带压应力的SiGe层及其Si/SiGe量子阱结构作为PMOS器件沟道层可大幅提高空穴迀移率。
[0025]2) “绝缘体上(0n-1nsulator)”结构具有与SOI类似的特点。在这种结构上制作器件和电路，同样具有全介质隔离、高速、低功耗、工艺简单等优势。
[0026]3) Si盖帽层(Si cap)使该衬底获得SiGe高迀移率特性的同时，保持与Si衬底类似的表面特性，使器件制备工艺与Si工艺兼容。同时在High-k介质层和SiGe量子阱沟道之间起到了隔离作用，减小High-k界面对载流子迀移率的影响。
[0027]4)该器件集合sSi (应变硅)高电子迀移率材料、sSiGe (应变硅锗)高空穴迀移率材料及Si/SiGe量子阱结构的特点，能够以较低的运作电压达到所需的饱和电流，从而对于同等面积的器件可得到更大的驱动电流，适用于制作尺寸更小与密度更高的半导体元件。
【附图说明】
[0028]图1?图6显示为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的制作方法各步骤所呈现的结构示意图。
[0029]图6显示为本发明的基于sSi/SiGe/sSOI衬底的CMOS器件的结构示意图。
[0030]元件标号说明
[0031]101硅衬底
[0032]102埋氧层
[0033]103应变硅层
[0034]104应变 SiGe 层
[0035]105应变硅盖帽层
[0036]106高K栅介质层
[0037]107N 型源区
[0038]108N 型漏区
[0039]109P 型源区
[0040]110P 型漏区
[0041]111电极层
【具体实施方式】
[0042]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0043]请参阅图1?图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，因此图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0044]如图1?图6所示，本实施例提供一种基于sSi/SiGe/sSOI衬底的CMOS器件的制作方法，所述制作方法包括步骤:
[0045]如图1?图2所示，首先进行步骤I)，提供一 sSi/SiGe/sSOI衬底，采用光刻-刻蚀工艺制备出NMOS器件区域和PMOS器件区域，其中，所述PMOS器件区域包括硅衬底101、埋氧层102、应变硅层103、SiGe层以及应变硅盖帽层105，所述NMOS器件区域包括硅衬底101、埋氧层102以及应变硅层103。
[0046]在本实施例中，所述sSi/SiGe/sSOI衬底包括硅衬底101、埋氧层102、应变硅层103、应变SiGe层104以及应变硅盖帽层105。
[0047]如图3所示，然