用于改进垂直场效应器件的封装的器件体系结构和方法
【技术领域】
[0001]本发明一般涉及用于利用三维八边形以及逆八边形结构来改进垂直半导体器件的封装密度的方法和技术。
【背景技术】
[0002]多年来，高性能功率电子器件的制造商和开发者已经寻求改进分立电子组件的功率处理密度。
[0003]然而，对于功率电子器件来说，需要通过技术而不是减少器件尺寸来实现改进的功率密度。需要创新的器件体系结构，其允许更大的每单位面积电流、更高的电压、更低的导通电阻以及更短的开关时间。这样的器件体系结构将提供更大的功率密度，导致更小的功率电子开关系统，它们还将提供更快和更高效的开关，导致减小的能量消耗和减小的热生成。
【发明内容】
[0004]本发明是半导体器件体系结构，其改进了利用垂直功率MOSFET器件可实现的功率密度，并且提供了用于进一步按比例决定功率密度的方法。
[0005]根据优选实施例，垂直功率场效应器件，诸如MOSFET或IGBT，利用与八边形或逆八边形栅极沟槽组合的八边形或逆八边形深沟槽超结。八边形和/或逆八边形几何形状形成用于创建电荷补偿区以及栅极区的图案。八边形和/或逆八边形几何形状是利用在45度的倍数(45°、90°、135°、180°、225°和270° )下的顶点以及135°的内角画出，使得在生成掩模时，这些几何形状可以无误差地分裂为矩形和梯形，并且使得这些几何形状暴露出具有已知氧化和外延沉积特性的{010}、{001}和{110}晶格平面和它们的等效硅侧壁表面。在器件处理期间选择性的外延重新填充以及栅极氧化导致改进的可缩放性(scalability)。器件还实现了具有改进的封装密度、改进的电流密度以及改进的导通电阻的场效应器件，同时保持与本地的光掩模处理的45°角度的倍数的可兼容性。另外，通过使每个侧壁表面的长度变化，可以在没有附加的处理步骤的情况下实现具有不同阈值电压的器件。另外，将沟槽与变化的侧壁长度组合考虑到选择性外延重新填充期间的应力平衡。
[0006]在第一实施例中，通过使用八边形或逆八边形表面图案来将深沟槽蚀刻到具有第一掺杂类型的半导体材料中(其可以是用于MOSFET以及某些类型的IGBT的外延半导体材料，以及用于其它类型的IGBT的非外延半导体材料)，并且随后以第二掺杂类型的掺杂选择性外延材料(SEG或选择性外延生长)重新填充沟槽以形成电荷补偿区域，来形成电荷补偿区(彼此电荷补偿的η柱和P柱)。
[0007]可替换地，在另一实施例中，沟槽的侧壁可以被注入，以便以第一掺杂类型对其进行掺杂，并且随后以第二掺杂类型的掺杂选择性外延材料进行重新填充，以形成电荷补偿区域。
[0008]可替换地，在另一实施例中，沟槽的侧壁可以被注入，以便以第二掺杂类型对其进行掺杂，以形成电荷补偿区域，此后，沟槽以绝缘材料进行重新填充。
[0009]在形成八边形或逆八边形电荷补偿区域之后，将栅极沟槽以八边形或逆八边形图案蚀刻到硅中。绝缘层生长或沉积在栅极沟槽中，此后，诸如多晶硅的栅极电极材料沉积在栅极沟槽中以完成它们的形成。
【附图说明】
[0010]图1图示包含八边形电荷补偿沟槽区和逆八边形栅极沟槽区的场效应器件布局。图1还识别了参与沟槽侧壁的硅侧壁平面中的一些。
[0011]图2A图示具有八边形电荷补偿区域以及逆八边形栅极沟槽的场效应器件的优选实施例，其中电荷补偿区域包括η型外延柱和P型沟槽柱。
[0012]图2Β图示具有八边形电荷补偿区域以及逆八边形栅极沟槽的场效应器件的优选实施例，其中电荷补偿区域包括外延η型材料、离子注入η柱和P型沟槽柱。
[0013]图2C图示具有八边形电荷补偿区域以及逆八边形栅极沟槽的场效应器件的优选实施例，其中电荷补偿区域包括η型外延柱、离子注入P型柱以及绝缘沟槽重新填充。
[0014]图3Α是用于构造具有八边形几何形状的超结垂直场效应器件的方法的优选实施例的流程图。
[0015]图3Β是用于构造具有八边形几何形状的超结垂直场效应器件的方法的替换的实施例的流程图。
[0016]图3C是用于构造具有八边形几何形状的超结垂直场效应器件的方法的替换的实施例的流程图。
【具体实施方式】
[0017]虽然以下详细论述了本公开的各种实施例的制成和使用，但应理解，本公开提供了许多可以体现在各种各样的具体上下文中的可应用创造性概念。在此论述的具体实施例仅是用来制成和使用本发明的具体方式的例证性的而不限制本发明的范围。
[0018]在描述晶体学晶格平面时，使用标注{hkl}，其代表由Miller指数h、k和I指明的(hkl)晶格平面的等效晶格平面的家族。
[0019]参照图1，示出用于超结场效应器件的集合的器件布局。图1是图示该超结场效应器件的集合的几何布置的硅晶片布局的一部分的俯视图。每个场效应器件包括覆盖在电荷补偿区上面的栅极区150。栅极区150由栅极沟槽侧壁105和栅极沟槽侧壁106作为边界。栅极区150是包围并且在电荷补偿区上方的逆八边形结构。
[0020]在Si晶片下方，区112和100占据不是深沟槽区160的所有面积。在使用中，垂直场效应器件的组一般被金属化以作为单个器件并行地操作。
[0021]MOSFET场效应器件利用η+掺杂基底衬底在外延Si晶片上构造，或者利用η-掺杂衬底在非外延Si晶片上构造。IGBT场效应器件利用η-掺杂衬底在非外延Si晶片上构造。两个器件的衬底被切割，使得硅晶片的顶表面和底表面与等效{100}晶格平面共面。在优选实施例中，限定栅极区150的八边形区域的外部沟槽侧壁与硅晶体学平面{001}晶格平面140、{010}晶格平面120以及{110}晶格平面130相符合。
[0022]图1中示出的几何布置展现由六边形布局170指示的六边形对称性。在替换的实施例中，器件布局可以展现非六边形对称性的对称性或除了六边形对称性以外的对称性。
[0023]绘出八边形几何形状，其具有在45度角的倍数(45°、90°、135°、180°、225°和270° )处的顶点以及135°的内角，从而保持与本地光掩模处理的可兼容性。当创建掩模时，八边形几何形状可以分裂为矩形和梯形，从而在没有光掩模网格误差的情况下限定出垂直场效应器件。八边形几何形状暴露出具有已知氧化和外延沉积特性的{010}、{001}和{110}晶格平面以及它们的等效硅侧壁表面。此外，通过使八边形侧壁表面相对于彼此的长度变化，可以实现具有不同阈值电压的器件，而没有附加的处理步骤。此外，形成并且混合具有变化的侧壁长度的沟槽考虑到在选择性外延重新填充期间的应力平衡。器件在具有改进的封装密度、改进的电流密度以及改进的导通电阻的情况下实现了场效应。
[0024]导通电阻是半导体器件在其通过将特定电压和/或电流施加至其端子而偏置于“导通状态”中时的电阻(“导通状态”意味着使得电流能够从器件输入端子流动到输出端子)。对于M0SFET，例如，当Vd被设定为0.1V而栅极电压(Vg)被设定为1V时，导通电阻通常被限定为漏极电流(Id)除漏极电压(Vd)。
[0025]图2A示出图1的截面“AA”的优选实施例。垂直MOSFET场效应器件200包括η+衬底202，其在底表面上被金属化以形成漏极电极218。N+衬底202与η-柱204和ρ-柱206接触，η-柱204和ρ-柱206彼此相邻并且一起形成电荷补偿区205。η-柱204和ρ-柱206还与ρ-型体区域208接触。
[0026]N+源极电极214与ρ-型体区域208相邻。P-型体区域208包括ρ+体接触电极209，其相对于η+源极电极214电短路以避免形成在η+源极电极、ρ-型体区域以及漏极电极之间的寄生双极结晶体管的意外激发(ex