半导体叠层封装方法
【技术领域】
[0001]本发明涉及一种半导体封装方法，尤其涉及一种半导体叠层封装方法。
【背景技术】
[0002]随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高，同时要求芯片的封装尺寸不断减小。为了实现芯片封装的微型化，提高芯片封装的集成度，叠层芯片封装(stacked die package)技术逐渐成为技术发展的主流。
[0003]叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。以使用叠层封装技术的存储器为例，相较于没有使用叠层技术的存储器，采用叠层封装技术的存储器能够拥有两倍以上的存储容量。此外，使用叠层封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。
[0004]叠层芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(through silicon via，简称 TSV)技术、或者塑封通孔(through molding via，简称 TMV)技术。
[0005]例如，硅通孔(TSV)技术，就是在芯片上形成通孔，在通孔侧壁形成金属层再填充导电物质形成通孔效果实现上下连接。该工艺成本高，良品率低，直接在硅片上开口易对芯片造成损伤或是令整片晶元强度减低导致破片等问题，实现难度较大。
[0006]又如，塑封通孔(TMV)技术是指在塑封层开口，即塑封后使用激光等方法打通塑封层，填充导电物质，但该工艺在塑封层开口深度方面以及打通塑封层的孔边缘绝缘层方面不易控制。
[0007]其余的就是一些先预制可导通材质如凹型架构，进行打磨，打线等工艺用于连接。
[0008]通过孔内填充介电质不易形成电极，实现多个封装体封装的芯片在一个整封装体中上下导通的难度较大，且成本较高。
【发明内容】
[0009]在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
[0010]本发明的目的是提供一种半导体叠层封装方法，解决现有封装工艺(例如TSV、TMV等工艺)中形成电极较难，不易实现叠层封装的芯片在一个整体封装中上下导通的问题。
[0011]本发明提供了一种半导体叠层封装方法，包括:
[0012]A:制作上封装体，
[0013]B:制作封装有芯片的下封装体，
[0014]C:将所述上封装体和所述下封装体叠层封装，
[0015]其中，所述步骤B包括:
[0016]SlOl:提供制作所述下封装体的金属板；
[0017]S102:在所述金属板上表面形成凹坑，所述凹坑的的厚度小于所述金属板的厚度；在所述金属板的下表面形成凸起，所述凸起的厚度大于等于待装载芯片的厚度；
[0018]S103:将所述待装载的芯片连接在所述金属板的上表面；
[0019]S104:用塑封底填料将上述芯片固定和封装于所述金属板上形成塑封体，所述塑封体包覆所述凸起；
[0020]S105:打磨所述塑封体至露出所述凸起和所述芯片的上表面；
[0021]S106:打磨或者蚀刻所述金属板的下表面以去除凹坑；
[0022]S107:在步骤S106处理后的塑封体的上表面形成再布线金属层，在所述再布线金属层上对应所述凸起和所述芯片的布线处形成第一焊球。
[0023]本发明提供的一种半导体叠层封装方法，通过在金属板上形成凸起实现互联，解决现有封装技术中通过孔内填充介电质形成电极较难的问题，实现层叠的芯片在一个封装体上下导通；下封装体的芯片通过塑封底填料将芯片固定和封装在金属板上，一次性完成固定和封装两个步骤，减少传统叠层封装中封装体翘曲的问题；同时通过打磨塑封体和去除凹坑高度范围的金属板，减小整个封装体的厚度，封装更加节省空间，实现芯片封装的微型化，提高芯片封装的集成度。
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为本发明制作封装有芯片的下封装体的流程图；
[0026]图2-图7为本发明制作封装有芯片的下封装体的过程示意图；
[0027]图8为本发明叠层封装结构示意图。
[0028]附图标记:
[0029]1-金属板2-凹坑3-凸起
[0030]4-芯片5-塑封体6-再布线金属层
[0031]7-第一焊球8-第二焊球9-上封装体
【具体实施方式】
[0032]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]本发明提供一种半导体叠层封装方法，包括:
[0034]A:制作上封装体，
[0035]B:制作封装有芯片的下封装体，
[0036]C:将所述上封装体和所述下封装体叠层封装，
[0037]其中，如图1所示为制作封装有芯片的下封装体的步骤B包括:
[0038]SlOl:提供制作所述下封装体的金属板；
[0039]S102:在所述金属板上表面形成凹坑，所述凹坑的厚度小于所述金属板的厚度；在所述金属板的下表面形成凸起，所述凸起的厚度大于等于待装载芯片的厚度；
[0040]S103:将所述待装载的芯片连接在所述金属板的上表面；
[0041]S104:用塑封底填料将上述芯片固定和封装于所述金属板上形成塑封体，所述塑封体包覆所述凸起；
[0042]S105:打磨上述塑封体至露出所述凸起和所述芯片的上表面；
[0043]S106:打磨或者蚀刻所述金属板的下表面以去除凹坑；
[0044]S107:在步骤S106处理后的塑封体的上表面形成再布线金属层，在所述再布线金属层上对应所述凸起和所述芯片的布线处形成第一焊球。
[0045]上述步骤提供了一种制作封装有芯片的下封装体的方法，如图2-图3所示，实施步骤S101-S103，提供所述金属板I ;在所述金属板I上表面形成凹坑2，在金属板2的下表面形成凸起3 ;将待装载芯片4连接在金属板I的上表面。其中，需要使得凹坑2的厚度小于金属板I的厚度；凸起3的厚度大于等于待装载芯片4的厚度。
[0046]可选的，步骤SlOl中提供的金属板I的材料为具有尚导电和尚恪点的金属材料，如铜等，例如，金属板I可为铜板，方便后续形成的凸起3以作为下封装体的电极。
[0047]可选的，步骤S102通过细针冲压技术在所述金属板I上形成凹坑2与凸起3 ;且在金属板I上下表面，凹坑2与凸起3的位置上下一一对应。
[0048]进一步地，上述步骤SlOl中金属板I的厚度大于待装载芯片的厚度。本实施例中，将待装载芯片与芯片上凸点的高度合起来称为待装载芯片的厚度。例如，待装载芯片的厚度优选为150um，由于凸起3的厚度不能小于待装载的芯片3的高度150um，并且金属板I
上的凹坑2与凸起3--对应形成，而凹坑2的厚度要小于金属板I的厚度，则凹坑2的厚度对应的不小于150um，为了尽可能的减小封装厚度，可以将金属板I的厚度优选为160?200um，故为了方便后续形成厚度高于待装载芯片的凸起，需要保证步骤SlOl中提供的金属板的厚度需要大于待装载芯片的厚度。
[0049]如图4所示，实施步骤S104，用塑封底填料将芯片4固定和封装于金属板I上形成塑封体5，塑封体5包覆所述凸起3。
[0050]可选的，步骤S104中芯片4以塑封底填料固定于金属板I上并且包封在塑封体4内部。芯片的封装采用模塑底部填充技术，将芯片和所述凸起都包在塑封体内部。
[0051]上述用于模塑底部填充技术的胶为一种化学胶，主要成分可为