一种鳍式场效应晶体管及其制造方法
【技术领域】
[0001]本发明属于半导体制造领域，尤其涉及一种鳍式场效应晶体管及其制造方法。
【背景技术】
[0002]随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
[0003]为了解决短沟道效应的问题，提出了鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，它利用薄鳍的几个表面作为沟道，可以增大工作电流，从而可以防止传统晶体管中的短沟道效应。
[0004]随着器件尺寸的不断减小，高k金属栅结构的Fin-FET器件越来越成为研究中的重点。然而，在形成金属栅时，由于栅沟槽很窄，金属栅的填充会很难控制，电阻会很大，影响器件的性能。
【发明内容】
[0005]本发明的目的在于克服现有技术中的不足，提供一种鳍式场效应晶体管及其制造方法。
[0006]为实现上述目的，本发明的技术方案为:
[0007]—种鳍式场效应晶体管的制造方法，包括:
[0008]提供半导体衬底，所述衬底上形成有鳍及栅介质层、伪栅极；
[0009]去除伪栅极，以形成开口 ；
[0010]填满开口以形成金属栅堆叠；
[0011]去除鳍之上、开口内部分厚度的金属栅堆叠，以重新形成开口 ；
[0012]重新填满开口，以形成顶部金属层。
[0013]可选的，在去除伪栅极的步骤中，同时去除伪栅极下的栅介质层，以形成开口，并在开口内壁上重新形成栅介质层。
[0014]可选的，形成金属栅堆叠的步骤具体包括:
[0015]在开口的内壁上形成第一金属层，所述第一金属层为功函数调节层；
[0016]在第一金属层上形成扩散阻挡层；
[0017]以第二金属层填满开口，以形成金属栅堆叠。
[0018]可选的，所述顶部金属层与第二金属层为相同材料。
[0019]可选的，在去除开口内部分的金属栅堆叠和形成顶部金属层之间，还包括步骤:
[0020]在重新形成的开口的内壁上形成第二扩散阻挡层。
[0021]此外，本发明还提供了一种鳍式场效应晶体管，包括
[0022]衬底，衬底上形成有鳍；
[0023]所述鳍的两侧形成有开口 ；
[0024]至少在开口内鳍的表面上形成的栅介质层；
[0025]在开口内形成的填满开口下部的金属栅堆叠，开口下部高于鳍的高度；
[0026]填满开口上部的顶部金属层。
[0027]可选的，在开口的内壁上形成有栅介质层。
[0028]可选的，所述金属栅堆叠包括:
[0029]形成在开口下部内壁上的第一金属层；
[0030]形成在第一金属层上的第一扩散阻挡层；
[0031]填满开口下部的第二金属层。
[0032]可选的，所述顶部金属层与第二金属层为相同材料。
[0033]可选的，所述顶部金属层与第二金属层为相同材料。
[0034]本发明的鳍式场效应晶体管及其制造方法，在开口内形成金属栅堆叠之后，进一步将开口上部的栅堆叠去除，而后进行金属的填充，从而改善金属栅堆叠孔隙填充的影响，同时，减小金属栅的电阻，提高器件的性能。
【附图说明】
[0035]为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1示出了本发明的鳍式场效应晶体管的制造方法的流程图；
[0037]图2-图11为根据本发明实施例制造鳍式场效应晶体管的各个制造过程中沿鳍方向栅的剖面示意图。
【具体实施方式】
[0038]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0039]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0040]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0041]为了更好地理解本发明，以下将结合流程图图1和本发明实施例的示意图图2-11对本发明实施例的制造方法进行详细的描述。以下所有截面示意图都是沿鳍方向的截面示意图。
[0042]首先，提供衬底(图未示出)。
[0043]在本实施例中，所述衬底为SOI衬底，SOI衬底包括背衬底、埋氧层和顶层硅。在其他实施例中，所述衬底还可以为包括半导体层的其他衬底结构。
[0044]而后，在所述衬底内形成鳍100，参考图2所示。
[0045]在本实施例中，具体地，可以在顶层硅上形成帽层(图未示出)，而后图形化所述帽层，并以帽层为硬掩膜，利用刻蚀技术，例如RIE (反应离子刻蚀)的方法，刻蚀顶层硅，从而在顶层硅内形成鳍100，而后，进一步去除硬掩膜。
[0046]接着,在所述鳍100上形成栅介质层102以及伪栅极104,如图2_4所示。
[0047]具体地，首先分别形成栅介质材料、伪栅极材料以及硬掩膜材料，如图3所示，栅介质层可以为热氧化层或高k介质材料等，在本实施例中可以为二氧化硅，可以通过热氧化的方法来形成。所述伪栅极可以为非晶硅、多晶硅等，本实施例中，为非晶硅。而后，在硬掩膜的掩盖下，刻蚀伪栅极材料，形成跨过鳍的伪栅极104。本实施例中，通过热氧化形成的二氧化硅，作为栅介质层，同时为后续形成侧墙及伪栅极刻蚀的停止层。
[0048]接着，在所述伪栅极的侧壁形成侧墙106，以及覆盖伪栅极两侧，以形成层间介质层108，如图5所示。
[0049]所述侧墙可以具有单层或多层结构，可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合，和/或其他合适的材料形成。在本实施例中，侧墙106为单层的氮化硅侧墙。
[0050]可以通过合适的淀积方法淀积介质材料，例如未掺杂的氧化硅(S12)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si3N4)或其他低k介质材料，而后进行平坦化，例如CMP (化学机械抛光)，