一种FinFET半导体器件的制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种FinFET半导体器件的制备方法。
【背景技术】
[0002]随着半导体技术的不断发展，传统的平面性器件已经不能满足人们对高性能器件的需求。FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)是一种立体型器件，包括在衬底上竖直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长
[0003]目前，有两种途径将FinFET的两个栅极分开，一种是用化学机械研磨将Fin顶端的栅极去掉，但在传统的FinFET结构中，此方法很难将4T_FinFET (four-terminalFinFET)和3T_FinFET (three-terminal FinFET)整合到一起；另一种方法是增加一道光罩，将指定的Fin顶端的栅极刻蚀掉，但此方法对于光刻(photo)中的对准(alignment)工艺是一个巨大的挑战。
[0004]中国专利(公开号为:CN103515231A)公开了一种FinFET制造方法，在不增加器件尺寸的前提下，通过在半导体衬底上的介质层刻蚀沟槽，再采用晶格不同于所述半导体衬底的应力半导体材料填充所述沟槽，移除介质层即自对准形成了直立于衬底上的鳍片，鳍片与其下方的半导体衬底的晶格失配，使得鳍片的沟道区中产生应力，提高了沟道载流子迀移率，进而提高FinFET器件的驱动电流；进一步地，对所述鳍片进行碳和/或氮离子注入，以减少对鳍片进行的源/漏区以及沟道区掺杂时的离子注入缺陷，同时改善鳍型沟道区的界面质量，提高FinFET器件性能。
[0005]中国专利(公开号为:CN104752221A)公开了一种鳍式场效应晶体管的形成方法，包括:在衬底上形成相邻的第一、第二鳍部；形成横跨第一、第二鳍部的栅极；由下至上依次形成覆盖栅极和衬底的第一保护层、第一刻蚀停止层、第二保护层、第二刻蚀停止层；第二刻蚀停止层上形成图案化掩膜层，覆盖第二鳍部的第二刻蚀停止层；去除第一鳍部上的第二刻蚀停止层，之后同一工艺中去除图案化掩膜层和第一鳍部上的第二保护层；第一刻蚀去除第一鳍部上的第一刻蚀停止层，之后第二刻蚀去除第一鳍部上的第一保护层，露出第一鳍部；加热衬底，对栅极两侧的第一鳍部进行离子注入，形成源极和漏极；去除覆盖第二鳍部的第一刻蚀停止层和第一保护层。该发明的方法降低制作晶体管难度，提高晶体管性能。
[0006]上述两个专利均未解决现有技术中很难制备出将3T和4T结合在一起的FinFET器件的问题。
【发明内容】
[0007]针对上述存在的问题，本发明公开了一种FinFET半导体器件的制备方法，包括如下步骤:
[0008]提供半导体衬底，表面具有第一鳍部和第二鳍部，所述第一鳍部按照从下至上的顺序依次包括外延层、氧化层和掩膜层，所述第二鳍部按照从下至上的顺序依次包括氧化层和掩膜层，且所述外延层和所述第一鳍部的氧化层的厚度之和等于所述第二鳍部的氧化层的厚度；
[0009]以所述第一鳍部和第二鳍部的掩膜层为掩膜刻蚀预定厚度的所述半导体衬底，以形成位于所述第一鳍部和所述第二鳍部下方的衬底层；
[0010]去除所述掩膜层、所述第一鳍部的氧化层和所述第二鳍部的氧化层；
[0011]于所述半导体衬底之上形成绝缘层以将所述半导体衬底暴露的上表面和所述衬底层的部分侧壁表面；
[0012]于所述半导体衬底之上依次形成介质层和栅极材料层以将所述绝缘层的上表面、所述衬底层暴露的侧壁以及所述外延层暴露的表面予以覆盖后，对所述栅极材料层和所述介质层进行机械磨平至所述外延层的上表面停止以形成所述FinFET半导体器件。
[0013]上述的FinFET半导体器件的制备方法，其中，于所述半导体衬底表面形成所述第一鳍部和所述第二鳍部的方法包括如下步骤:
[0014]于所述半导体衬底之上生长一外延层；
[0015]刻蚀指定区域的所述外延层以将部分半导体衬底的上表面予以暴露；
[0016]沉积氧化层以将所述外延层暴露的表面以及所述半导体衬底裸露的上表面均予以覆盖；
[0017]于所述氧化层之上形成图案化的掩膜层后，以所述图案化的掩膜层为掩膜刻蚀所述氧化层至所述外延层上表面停止；
[0018]以所述图案化的掩膜层为掩膜刻蚀所述外延层至所述半导体衬底的上表面停止形成所述第一鳍部后，继续刻蚀所述氧化层至所述半导体衬底的上表面停止以形成所述第二鳍部。
[0019]上述的FinFET半导体器件的制备方法，其中，所述氧化物为二氧化硅。
[0020]上述的FinFET半导体器件的制备方法，其中，所述外延层的厚度大于5nm
[0021]上述的FinFET半导体器件的制备方法，其中，所述半导体衬底的材质为单晶硅。
[0022]上述的FinFET半导体器件的制备方法，其中，所述掩膜层的材质为氮化硅。
[0023]上述的FinFET半导体器件的制备方法，其中，所述外延层为锗掺杂外延或碳掺杂外延。
[0024]上述的FinFET半导体器件的制备方法，其中，所述介质层为高介电常数材料层
[0025]上述的FinFET半导体器件的制备方法，其中，所述高介电常数材料层的材质为Hf 02 ο
[0026]上述的FinFET半导体器件的制备方法，其中，所述栅极材料层为金属或多晶硅。
[0027]上述发明具有如下优点或者有益效果:
[0028]本发明公开了一种FinFET半导体器件的制备方法，该方法于外延生长形成掺杂外延层后，利用外延层与半导体衬底及氧化物层的蚀刻差异性，依次蚀刻形成不同高度的鳍部，再采用机械磨平的方法将指定的栅极分开形成双栅(double gaet)，进而形成3T和4T相结合的FinFET器件。
【附图说明】
[0029]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0030]图1?15是本发明实施例中FinFET半导体器件的制备方法的流程结构示意图。
【具体实施方式】
[0031]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0032]本实施例涉及一种FinFET半导体器件的制备方法，具体的，该方法包括如下步骤:
[0033]步骤SI，提供一半导体衬底1，在本发明一个优选的实施例中，半导体衬底I的材质为单晶硅，当然该半导体衬底I也可以其他半导体材料，由于该半导体衬底I并非本发明改进的重点，在此便不予赘述，如图1所示的结构。
[0034]步骤S2，于半导体衬底I之上掺杂外延生长一外延层2，在本发明一个优选的实施例中，该外延层2为锗掺杂外延或碳掺杂外延；优选的，该外延层2的厚度大于5nm(例如6nm、10nm、15nm、20nm等);如图2所示的结构。
[0035]步骤S3，刻蚀指定区域的外延层2以将部分半导体衬底I的上表面予以暴露，该指定区域可以根据具体工艺需求设定；具体的，可采用湿法刻蚀工艺或干法刻蚀工艺刻蚀该外延层2，如图3所示的结构。
[0036]步骤S4，沉积氧化层3以将外延层2暴露的表面以及半导体衬底I裸露的上表面均予以覆盖；在本发明一个优选的实施例中，该步骤具体为:首先，采用化学气相沉积的方法沉积氧化物以将外延层2暴露的表面以及半导体衬底I裸露的上表面均予以覆盖；其次，对该氧化物的顶部进行机械磨平，以形成将外延层2暴露的表面以及半导体衬底I裸露的上表面均予以覆盖的氧化层3;优选的，该氧化层3的材质为二氧化硅；如图4所示的结构。
[0037]步骤S5，于氧化层3之上形成图案化